1. 课程导入与系统全景
相干VCSEL并行光互连系统，是把“垂直腔面发射激光器（VCSEL）”这一低成本、高密度光源，与“相干探测”这一高灵敏度、高频谱效率接收方式结合起来的短距光互连方案。它的工程目标不是单纯把单路速率做高，而是在多通道并行、板级或芯片级互连的约束下，同时获得高总容量、低每比特能耗、低时延和可接受的链路预算。理解这一目标，需要先看清系统由哪些环节构成、每个环节贡献什么、又在哪里引入代价。
从信号链角度看，系统可以拆成发射、信道、接收与数字处理四段。发射端由VCSEL阵列、驱动电路和可能的相位/频率调制模块组成；信道是并行光纤阵列或波导阵列，包含耦合、串扰和偏振/相位扰动；接收端是本地振荡激光器、90°光混合器、平衡光电探测器阵列；数字端完成时钟恢复、信道均衡、载波相位估计与判决。相干VCSEL系统的特殊性在于：VCSEL本身线宽较宽、相位噪声大，且阵列中各通道波长与相位独立漂移，因此“相干”带来的灵敏度增益，必须用更强的数字信号处理（DSP）和更精细的波长/相位管理来换取。
1）总容量目标：在给定通道数与符号率下，达到目标聚合速率；
2）能效目标：每比特能耗（pJ/bit）控制在系统预算内；
3）链路预算目标：在目标误码率（如1E-12）下，允许的发射功率、信道损耗与接收灵敏度之间留有余量；
4）集成目标：光源、探测器、驱动与DSP能在同一封装或同一板级空间内协同工作。
关键性能指标（KPI）决定了设计取舍。单通道符号率、调制阶数、通道数共同决定聚合容量；接收灵敏度与本地振荡功率决定链路预算；VCSEL的相对强度噪声（RIN）、线宽和温度漂移决定DSP复杂度；探测器带宽与跨阻放大器噪声决定高频段可用性。以一组教学示例参数为例：假设16通道并行，每通道32 GBaud，采用16-QAM，则单通道净速率约128 Gb/s，聚合约2 Tb/s；若每通道功耗预算为2.5 pJ/bit，则整链路功耗约5 W量级。这些数字是用于说明设计尺度的合理假设，并非实测结果。
这张全景图揭示了系统设计的核心矛盾：相干探测能带来约3～6 dB的灵敏度优势，但VCSEL的线宽通常在数十MHz到数百MHz量级，远大于传统外腔激光器。这意味着载波相位估计必须更快、更鲁棒，且各通道需要独立的相位跟踪。同时，并行通道之间的波长漂移和热串扰会导致通道间性能不一致，因此系统级设计必须把“阵列一致性”作为一等约束，而不是事后补偿。
在工程实践中，第一步通常不是直接做全系统仿真，而是先建立链路预算表。以16通道、每通道32 GBaud、16-QAM为例，若目标误码率为1E-12（经FEC后），接收端所需的光信噪比（OSNR）约为18～20 dB（取决于FEC开销）。假设信道损耗为3 dB，耦合损耗为2 dB，则发射端每通道平均光功率需约0～2 dBm。这个量级对VCSEL是可行的，但前提是RIN低于-140 dB/Hz，且探测器跨阻增益足够低噪声。若RIN恶化到-130 dB/Hz，则OSNR需求会上升约2～3 dB，链路余量迅速被吃掉。
整体技术路线可以概括为“器件—调制—信道—DSP—封装”五段协同。器件段要解决VCSEL阵列的波长均匀性与温度稳定性；调制段要在阶数与相位噪声之间取平衡，16-QAM是常见起点，但若线宽过大，可能退回QPSK并靠通道数补容量；信道段要控制串扰和偏振相关损耗；DSP段要设计低复杂度相位跟踪与自适应均衡；封装段要解决散热与光耦合对准。任何一段的短板都会直接反映在聚合容量或能效上。