2. TFLN材料与晶圆工程基础
薄膜铌酸锂（TFLN）调制器的性能上限，并不只由电极行波设计或驱动电压决定，材料本身与晶圆工程往往在更底层决定了器件能走多远。本节从铌酸锂的晶体结构出发，说明电光系数张量为什么决定了调制效率与偏振依赖，再落到薄膜制备（Smart Cut、键合）与晶圆规格、缺陷控制，最后回到它们对调制器关键指标的实际影响。
一、晶体结构：为什么LN天生适合电光调制
铌酸锂（LiNbO₃）在室温下属于三方晶系、空间群 R3c，是一种铁电晶体。其结构可理解为畸变的钙钛矿型骨架：NbO₆ 八面体通过共顶点连接成链，Li 离子填充在八面体间隙中。沿晶体 c 轴（光轴，Z 轴）方向，Nb 与 Li 的位移使晶胞失去反演对称性——这正是它同时具有压电、热释电、铁电和线性电光（普克尔斯）效应的根源。没有反演对称中心，二阶非线性与线性电光效应才允许存在。
工程上通常采用 Z 切（c 切）晶圆，即晶圆表面法线沿晶体 Z 轴。此时光在薄膜平面内传播，电场主要沿 Z 方向施加，可最大化利用 r₃₃。若采用 X 切或旋转切型，则需重新计算有效电光系数，并注意偏振与晶向的匹配关系。本节所有方向约定：Z 轴为晶体光轴，薄膜法线沿 Z，光传播方向在 XY 平面内，外加电场以 Z 分量为主。
二、电光系数张量：r₃₃ 与偏振依赖
普克尔斯效应中，折射率椭球的变化由三阶电光张量 rijk 描述。在铌酸锂的 3m 点群对称性下，独立非零分量只有 r₁₃、r₂₂、r₃₃、r₅₁ 等少数几个，其中 r₃₃ ≈ 30.8 pm/V、r₁₃ ≈ 8.6 pm/V（通信波段典型值，随波长与掺杂略有变化）。r₃₃ 比 r₁₃ 大数倍，这是“Z 向电场 + TE/TM 相位调制”成为主流方案的原因。
对沿 Z 施加电场 EZ 的情况，寻常光（o 光，偏振沿 X/Y）与非寻常光（e 光，偏振沿 Z）的折射率变化不同：e 光主要感受 r₃₃，o 光主要感受 r₁₃。因此同一波导中 TE 与 TM 模的调制效率、半波电压 Vπ 并不相同。设计时必须先确定工作偏振，再据此选择切型、电场方向与波导截面。若忽略这一点，仿真得到的 Vπ·L 会与实测出现系统性偏差。
三、薄膜制备：Smart Cut 与键合的实际工艺窗口
体材料铌酸锂无法直接用于高折射率对比的强限制波导，必须做成“薄膜 + 低折射率衬底”的结构。主流路线是 Smart Cut（智能剥离）结合晶圆键合：先对体 LN 晶圆注入 H⁺ 或 He⁺ 离子，在预定深度形成损伤层；再将注入面与带 SiO₂ 的衬底（如 LN、石英或硅）进行键合；随后在 200–500 ℃ 退火，使损伤层开裂，把一层 LN 薄膜转移到衬底上；最后用 CMP 减薄到目标厚度。
典型教学示例参数（合理假设，非实测）：注入能量 100–200 keV，注入剂量 5×10¹⁶ cm⁻²，目标薄膜厚度 400 nm，键合后退火 300 ℃/2 h，CMP 后厚度均匀性控制在 ±5 nm（3σ）。若厚度偏差达到 ±20 nm，波导有效折射率变化约 10⁻³ 量级，Vπ·L 会出现百分之几的漂移，对高消光比调制器已不可忽略。
键合质量直接决定损耗与可靠性。界面若存在空洞或未键合区，光场会散射，传播损耗可从 0.1 dB/cm 恶化到 1 dB/cm 以上。因此键合前需对两片晶圆做等离子活化与 RCA 清洗，键合后在红外或超声扫描下检查空洞率，通常要求 < 0.1%。
四、晶圆规格与缺陷控制：从参数到器件良率
晶圆规格不只是“厚度”一个数字。工程上需要同时关注：薄膜厚度及其均匀性、表面粗糙度 Ra、晶体取向偏差、键合界面质量、缺陷密度与掺杂浓度。以 X 切或 Z 切晶圆为例，取向偏差超过 0.1° 就会改变有效电光系数，进而影响 Vπ 的一致性。表面粗糙度 Ra 若大于 1 nm，光在波导侧壁的散射损耗会显著上升。
缺陷方面，氧空位与 Li 空位会形成色心，导致光折变效应和偏置漂移；畴壁与反相边界会造成局部折射率扰动和漏电。MgO 掺杂（通常 5 mol% 左右）可提高抗光折变阈值，但过高掺杂会改变晶格与电光系数，需要折中。检测手段上，XRD 看取向与结晶质量，AFM 看粗糙度，椭偏仪测厚度与折射率，PL mapping 看缺陷分布，键合界面则用超声扫描或红外透射检查空洞。
五、把材料参数带进设计：一个简化的判断链
实际设计中，材料与晶圆参数会通过几条路径影响器件：厚度与折射率决定波导色散与模式限制；电光系数与切型决定调制效率；界面与侧壁粗糙度决定损耗；缺陷与掺杂决定偏置稳定性与寿命。一个可操作的检查顺序是：先确认切型与偏振，再核对 r₃₃ 对应的有效系数，然后检查薄膜厚度与均匀性是否满足 Vπ 预算，最后评估键合空洞与缺陷密度是否在可靠性允许范围内。
例如，若实测 Vπ 比设计值高 15%，在排除电极与驱动因素后，应优先怀疑薄膜厚度偏薄或取向偏差导致有效 r₃₃ 下降；若插入损耗偏高而 Vπ 正常，则更可能是键合界面或侧壁粗糙度问题。把材料参数与器件指标建立这种对应关系，才能在晶圆工程与调制器设计之间形成闭环。