3. TFLN光子集成平台工艺流程
薄膜铌酸锂（TFLN）光子集成平台的制造，本质上是一条“把体材料变成纳米级单晶薄膜，再把薄膜加工成低损耗光波导”的完整工艺链。它与硅光最大的不同在于：铌酸锂是铁电绝缘体，不能像硅那样直接做高折射率差波导，必须依靠“薄膜+包层”的折射率对比来实现光场约束；同时它的刻蚀难度高、侧壁容易倾斜、表面容易产生缺陷态，因此工艺链中每一步都会直接影响最终的光学损耗和电光调制效率。
一、从体材料到薄膜晶圆：Smart Cut 与键合
TFLN 晶圆的起点是光学级铌酸锂体单晶（通常为 congruent 或 near-stoichiometric 组分），其厚度约 0.5 mm，直径常见 3 英寸或 4 英寸。要得到 300～600 nm 厚的单晶薄膜，主流路线是“离子注入 + 晶圆键合 + 剥离”的 Smart Cut 工艺。具体过程是：先对体晶圆注入 H⁺ 或 He⁺ 离子，注入能量决定剥离深度，例如 300 nm 薄膜通常对应约 60～100 keV 的 H⁺ 注入；随后将注离子面与带有 SiO₂ 埋氧层的硅或铌酸锂衬底进行亲水键合，在 200～400 ℃ 下退火，使注入层因微腔聚集而裂开，从而把一层单晶铌酸锂转移到衬底上。最后经化学机械抛光（CMP）把表面粗糙度降到 Ra < 0.5 nm，得到可用于光刻的 TFLN 晶圆。
这一步的关键参数是薄膜厚度均匀性和埋氧层厚度。薄膜厚度直接决定波导的模场分布和单模条件；埋氧层（BOX）厚度则影响光场向衬底的泄漏。以 1550 nm 波段为例，若 BOX 只有 1 μm，光场会明显泄漏到硅衬底，导致损耗上升；工程上常采用 2～4 μm 的 BOX，或直接使用铌酸锂-on-铌酸锂结构来避免折射率失配。薄膜厚度偏差一般要求控制在 ±5 nm 以内，否则同一晶圆上不同位置的波导有效折射率会漂移，影响后续相位匹配和调制器一致性。
二、光刻与刻蚀：把图形转移到铌酸锂
TFLN 波导的图形化通常采用电子束光刻（EBL）或深紫外光刻（DUV）。EBL 分辨率高、适合小批量研发，但速度慢；DUV 适合 4 英寸以上量产，但对套刻精度和抗蚀剂选择要求更高。光刻之后，需要把图形转移到铌酸锂上，主流方法是干法刻蚀，常用 ICP-RIE 或 RIE，刻蚀气体多为 Ar/Cl₂ 或 Ar/CF₄ 体系。铌酸锂的刻蚀难点在于：Li 和 Nb 的氟化物/氯化物挥发性差异大，容易在侧壁形成再沉积，导致侧壁粗糙、角度不可控。
实际工艺中，通常先在铌酸锂上沉积一层硬掩模，如 SiO₂ 或 Cr，再用光刻胶定义图形，把图形先刻进硬掩模，最后用硬掩模作为阻挡层刻蚀铌酸锂。这样做的原因是光刻胶在铌酸锂刻蚀气氛中抗蚀性差，直接使用会导致图形变形。刻蚀深度一般控制在 150～350 nm，对应“浅刻蚀”或“深刻蚀”波导。浅刻蚀波导侧壁角度较缓、损耗较低，但光场约束弱；深刻蚀波导约束强、弯曲半径小，但侧壁粗糙度带来的散射损耗更明显。
三、侧壁角度控制：决定损耗与模式的关键
侧壁角度是 TFLN 波导最敏感的工艺参数之一。理想情况下希望侧壁接近垂直（90°），但实际刻蚀中由于离子轰击角度、掩模侧壁和再沉积效应，侧壁往往呈 60°～80° 的倾斜。侧壁角度会同时影响两个量：一是波导的有效折射率和模场限制因子，角度越缓，光场越容易向两侧扩展，模式尺寸变大；二是侧壁散射损耗，角度越缓、侧壁越粗糙，散射越强。
控制侧壁角度的常用手段包括：调整 ICP 功率与偏压功率的比例，降低偏压可减少物理轰击、缓解侧壁倾斜；优化气体配比，例如在 Ar/Cl₂ 中加入少量 O₂ 或 CF₄ 改善侧壁钝化；控制衬底温度，避免聚合物再沉积。一个可参考的示例参数是：ICP 功率 500 W、偏压 100 W、Cl₂/Ar = 1:3、腔压 5 mTorr、衬底温度 60 ℃，可获得约 75°～80° 的侧壁角度。需要说明的是，这些数值属于工艺示例，实际值需根据设备与掩模体系重新标定。
四、退火与表面钝化：把损耗压下去
刻蚀完成后的铌酸锂表面存在大量悬挂键、氧空位和刻蚀残留物，这些缺陷会吸收光、增加散射，并导致电光调制器的偏置漂移。因此，退火与钝化是 TFLN 工艺链中不可省略的一步。退火通常在氧气或氮气气氛中进行，温度约 400～600 ℃，时间 30～120 分钟。氧气退火可以填补氧空位、修复晶格损伤；氮气退火则更偏向于激活掺杂和改善表面化学计量比。退火温度不能过高，否则会破坏 Smart Cut 形成的键合界面，甚至导致薄膜起皱或剥离。
表面钝化则是在波导表面沉积一层薄介质，如 SiO₂、Al₂O₃ 或 SiN，厚度约 50～200 nm。钝化层的作用有三：一是把光场与表面缺陷态隔开，降低吸收损耗；二是作为后续电极与波导之间的隔离层，避免金属直接接触铌酸锂造成额外损耗；三是保护表面免受湿气和环境污染。对于电光调制器，钝化层厚度还会影响电极与光场的重叠，因此需要在光学损耗和调制效率之间折中。一个常见的做法是：先沉积 100 nm SiO₂ 作为钝化层，再在电极区域开窗，最后沉积 Ti/Au 电极。
五、工艺链的闭环判断
整条工艺链是否成功，最终要看三个指标：波导传输损耗、侧壁角度一致性和薄膜厚度均匀性。传输损耗可用截断法或回音壁法测量，研发阶段典型值在 0.1～0.5 dB/cm 之间；侧壁角度可用扫描电镜（SEM）截面观察，同一晶圆上不同位置的角度偏差应控制在 ±5° 以内；薄膜厚度可用椭偏仪或反射光谱 mapping，4 英寸晶圆上厚度偏差应小于 ±5 nm。若损耗偏高，优先排查侧壁粗糙度和退火条件；若调制效率偏低，则要检查钝化层厚度和电极开窗是否对准。