2. 硅光晶圆级测试对象与接口标准

硅光晶圆级测试的第一个工程问题不是“怎么测”，而是“测什么、从哪里接入”。晶圆上的每一颗硅光芯片，本质上是一个把光路和电路集成在同一衬底上的器件：光要通过光栅耦合器或边缘耦合器进出芯片，电要通过探针卡接触金属焊盘。测试系统必须同时解决光、电两类接口的物理对准与信号完整性，才能获得可信的参数。本节围绕三类核心对象展开：光耦合结构、光纤阵列对准、光电协同接口规范。

一、光栅耦合器与边缘耦合器的结构差异

光栅耦合器（Grating Coupler, GC）是硅光晶圆级测试中最常用的垂直耦合结构。它由一段周期性刻蚀或浅刻蚀的波导构成，周期通常在 600～700 nm 量级，占空比约 0.4～0.6，通过布拉格条件把光纤中近似垂直入射的光衍射进平面波导。典型单模光纤以约 8°～12° 的倾角入射，以抑制二阶反射并提高方向性。GC 的优点是可在晶圆表面任意位置布置，无需解理面，适合在片测试；缺点是带宽较窄（常见 1 dB 带宽约 30～40 nm），偏振相关损耗较大，且对入射角和光纤位置高度敏感。

边缘耦合器（Edge Coupler, EC）则利用芯片解理面或刻蚀端面，通过倒锥（inverse taper）结构把模场从亚微米波导逐渐扩展到几微米，与透镜光纤或高数值孔径光纤匹配。EC 的优点是带宽宽（可覆盖 O 到 C 波段）、偏振相关损耗低、插损可做到 1～2 dB；缺点是必须位于芯片边缘，晶圆级测试时探针和光纤只能从边缘接近，对切割道和端面质量要求高，且难以对晶圆中央的芯片做并行测试。

二、光纤阵列对准要求

单通道测试时，一根光纤对准一个耦合器即可；但晶圆级测试追求吞吐量，通常使用光纤阵列（Fiber Array, FA）一次对准多通道。FA 由 V 型槽基板固定多根光纤，通道间距常见 127 μm 或 250 μm，与芯片上 GC 阵列的间距必须匹配。对准过程分三步：粗对准、功率扫描、精对准。

粗对准依靠视觉或机械定位，把 FA 移动到目标耦合器上方约 10～20 μm 处；随后在垂直方向（Z）扫描，寻找耦合功率峰值；再在水平面（X、Y）做二维扫描，使各通道功率同时最大化。对于多通道 FA，由于各通道耦合器位置存在制造偏差，通常需要以中心通道为基准，其余通道允许 ±1～2 μm 的位置容差。典型 GC 的 1 dB 对准容差约为 ±2 μm（X/Y）和 ±3 μm（Z），角度容差约 ±1°。若 FA 与芯片存在整体倾角偏差，边缘通道损耗会明显大于中心通道，此时应优先调整 FA 的俯仰角，而不是逐通道补偿。

对准完成后，需要用折射率匹配胶或去离子水填充光纤与芯片之间的空隙，以抑制菲涅尔反射。对于 GC，匹配介质还会改变有效折射率，使最佳入射角发生偏移，因此涂胶后应重新做一次小范围角度扫描。

三、电学探针卡与光探针的协同接口规范

硅光芯片的电接口通常包括行波电极、热光相移器、锗探测器偏置和高速调制器驱动。晶圆级测试使用探针卡（Probe Card）同时接触多个芯片的焊盘。探针卡的关键参数包括：针尖直径（常见 2～5 μm）、接触电阻（目标 < 1 Ω/针）、针尖压力（典型 1～3 g/针）、以及探针与焊盘的对准精度（±2 μm）。对于高速信号，还需使用阻抗匹配的 GSG 探针，特征阻抗 50 Ω，探针间距与芯片焊盘间距一致（常见 100 μm 或 150 μm）。

光探针与电探针卡的协同，核心是“空间不冲突、时序可同步”。光探针从上方或斜上方接近 GC，电探针卡从上方垂直下压，两者在同一芯片区域上方共享空间。因此，探针卡的开口（window）必须为光路留出足够空间，通常要求开口直径大于光纤束直径 2～3 mm。若使用垂直光纤，探针卡开口需与 FA 位置精确对齐；若使用斜入射光纤，则需核算探针卡边缘与光纤锥体的干涉。

时序协同方面，电学激励与光学采集必须共时钟。典型做法是：信号发生器产生调制信号，同时触发示波器和光功率计；光探针采集的光信号经光电探测器转换为电信号后，与电激励在同一时间基准下比较。对于热光相移器，还需注意热时间常数（典型 10～50 μs），扫描电压时应留出足够的稳定时间，否则提取的相位-功率曲线会出现迟滞。

四、接口规范中的关键参数与检查项

把上述对象落到测试程序里，需要一组可检查、可复现的接口参数。下表给出一份晶圆级光电协同测试的接口检查表示例，参数值属于典型工程范围，实际使用时需按芯片设计值和探针卡规格调整。

总结来看，硅光晶圆级测试的接口标准可以归纳为三条主线：光耦合结构决定了对准方式和带宽/损耗边界；光纤阵列决定多通道并行测试的吞吐量和容差分配；电探针卡与光探针的协同决定了激励与采集能否在同一时空基准下完成。理解这三者的物理约束，才能在测试程序里正确设置扫描范围、稳定时间和判定阈值，而不是把“对准不上”或“接触不良”简单归因于芯片本身。