1. 硅光晶圆级光电测试工程导论
硅光晶圆级光电测试，是在整片硅光晶圆尚未切割、封装之前，对晶圆上每一个光子器件与光电子集成单元进行光学、电学及光电协同测量的工程活动。它把传统集成电路的晶圆级电学测试（Wafer Sort / WAT）与光通信领域的光谱、插损、响应度测试融合在一起，形成一套"光—电—探针—算法"协同的测试体系。本课程面向硅光芯片从研发到量产的全链条，系统讲解测试对象、测试原理、设备平台、自动化流程与数据分析方法。
一、课程定位：连接设计与量产的"中间语言"
硅光芯片的设计通常以仿真结果（如 Lumerical、Tidy3D 的 S 参数）作为性能依据，而封装后的模块又由系统测试（如误码率、眼图）来验收。两者之间存在一个巨大的"信息断层"：仿真假设的理想波导、理想耦合，与晶圆上因工艺偏差产生的实际器件之间存在差异。晶圆级光电测试正是填补这一断层的关键环节——它在晶圆阶段就给出每个器件、每个通道的真实光学与电学参数，使设计者能回溯工艺、使产线能筛选良品、使封装厂能获得已知良好的裸片（Known Good Die, KGD）。
因此，本课程的定位不是单纯介绍某台测试仪器，而是建立一套工程化的测试思维：明确测什么、为什么这样测、测出来的数据如何判读、异常如何定位。课程覆盖从单器件（如光栅耦合器、微环调制器、锗探测器）到阵列化、多通道并行测试的完整技术栈。
二、晶圆级测试在硅光产业链中的价值
硅光产业链大致可分为设计、流片、晶圆测试、切割封装、模块测试五个环节。晶圆级测试处于流片之后、封装之前，其价值体现在三个层面：
- 良率筛选与成本控制：硅光晶圆的良率受工艺波动影响显著，若将未筛选的裸片直接进入昂贵的耦合封装工序，一旦失效将造成光纤阵列、透镜、封装胶等材料的连带损失。晶圆级测试可在数小时内完成数千个器件的初筛，把失效裸片提前剔除。
- 工艺反馈与迭代：测试数据（如波导损耗分布、耦合效率均值、调制器 Vπ 分布）可反向映射到光刻、刻蚀、掺杂等工艺步骤，为工艺调优提供量化依据。
- 设计验证与模型校准：实测的 S 参数、插损、消光比可用于修正仿真模型，使后续设计更贴近真实工艺。
三、测试对象与典型指标
硅光晶圆上的测试对象可分为无源器件、有源器件与集成单元三类。无源器件包括波导、分束器、光栅耦合器、边缘耦合器、微环滤波器等；有源器件包括调制器（MZM、微环、EAM）、探测器（Ge PD、Si PD）、可调衰减器等；集成单元则是多个器件的组合，如收发通道、波分复用链路。
典型指标按光学、电学、光电三类划分：
| 类别 | 典型指标 | 示例目标值（教学假设） |
|---|---|---|
| 光学 | 插入损耗、耦合效率、偏振相关损耗、中心波长、自由光谱范围 | 光栅耦合效率 ≥ -3 dB；波导损耗 ≤ 2 dB/cm |
| 电学 | 正向压降、反向漏电流、电容、电阻 | Ge PD 暗电流 ≤ 10 nA @ -1 V |
| 光电 | 响应度、带宽、消光比、Vπ·L、暗电流 | 响应度 ≥ 0.8 A/W @ 1550 nm；MZM 消光比 ≥ 20 dB |
需要强调的是，上述数值仅为教学示例，实际目标值由具体工艺平台、设计规则和应用场景决定。
四、全流程概览
一次完整的晶圆级光电测试通常包含以下阶段：
- 测试准备：确定测试计划（Test Plan），包括器件清单、测试项、判据、采样策略（全测或抽测）。
- 探针与光纤对准：使用电学探针卡接触电极，使用光纤阵列或单纤探针对准光栅/边缘耦合器。对准精度直接影响耦合损耗，通常需在亚微米级完成。
- 参数扫描与采集：控制激光波长、功率、偏振态，同时施加电信号（直流偏置或射频），采集光功率、电流、电压等响应。
- 数据处理与判读：计算插损、响应度、消光比等指标，与判据比较，标记 Pass/Fail。
- 数据归档与反馈：将结果按晶圆坐标（Die X/Y）存储，生成良率分布图（Wafer Map），反馈给设计与工艺团队。
下图给出晶圆级光电测试的信号链与数据流关系，帮助建立整体认知：
从图中可以看出，晶圆级光电测试并非单一仪器操作，而是一条由光源、偏振控制、光纤对准、电学探针、采集系统与数据分析共同构成的信号链。光信号从激光源出发，经偏振控制与光纤耦合进入晶圆上的待测器件，器件的电学端口由探针卡施加偏置，输出光再由功率计或光谱仪接收；采集系统同步记录波长、功率、电流、电压，最终由分析软件计算指标并生成良率图。虚线回路表示测试结果对工艺与设计的反馈。
本章作为导论，旨在帮助读者建立硅光晶圆级光电测试的整体框架。后续内容将围绕测试对象、测试原理、设备平台、自动化流程与数据分析逐层展开，使读者能够独立设计并执行一套完整的晶圆级光电测试方案。