4. LPO系统链路预算与协同设计指标分解

LPO(Linear Pluggable Optics,线性可插拔光模块)与传统的重定时(Retimed)光模块最大的区别在于:光模块内部取消了CDR(时钟数据恢复)和重定时电路,主机ASIC的SerDes直接输出经过均衡后的高速电信号,经线性驱动后驱动光调制器。这一架构变化使得链路预算不再由光模块内部独立承担,而是必须在主机SerDes与光引擎之间进行联合分配。本节的核心任务,就是建立一套从系统总预算到各子模块指标的分解方法。

一、链路预算的总体框架

LPO系统的链路预算需要同时覆盖三个维度:光预算(发射光功率、接收灵敏度、光路损耗)、电预算(SerDes输出摆幅、通道损耗、线性驱动增益、接收跨阻增益)以及时序预算(总时延、抖动分配)。三者并非独立,而是通过误码率(BER)目标耦合在一起:任何一处的裕量不足,都会以BER劣化的形式体现。

以典型的800G LPO链路为例,假设目标为每通道112 Gbps PAM4、系统BER ≤ 1E-6(配合KP4 FEC),我们可以将总预算拆解为以下逻辑:光信噪比(OSNR)需求由接收端灵敏度决定,而接收灵敏度又取决于跨阻放大器(TIA)的输入等效噪声电流和光探测器响应度。电域方面,SerDes的发射均衡(TX FFE)和接收均衡(RX CTLE/DFE)需要补偿从ASIC焊球到光引擎金手指、再到驱动器输入的总通道损耗。

LPO系统链路预算分解总览(112G PAM4 × 8通道示例) 主机ASIC SerDes TX FFE 均衡 输出摆幅: 800mVppd TX 抖动: <0.15 UI 通道损耗补偿: 12dB RX CTLE/DFE RX 灵敏度: 50mVppd 总时延: <2ns 电通道 PCB走线+连接器 损耗: 8~12dB @14GHz 阻抗: 85Ω±10% 串扰: <-30dB 光引擎(LPO模块) 线性驱动: 增益 10dB EML/DML 调制器 发射光功率: 0~+3dBm TIA + 光探测器 接收灵敏度: -8dBm 消光比: >4.5dB 模块时延: <1ns 光纤链路 单模光纤 500m 插损: 0.35dB/km 连接器: 2×0.5dB 总光损耗: ~1.2dB 预算分解汇总(示例值,需根据实际链路校准) 预算维度 总预算 SerDes分配 光引擎分配 余量/判据 光功率预算 ≥ 8dB TX摆幅+均衡 3dB 发射0dBm/灵敏度-8dBm 余量 ≥ 2dB 电通道预算 ≤ 12dB TX FFE补偿 8dB 驱动增益 4dB 残余损耗 ≤ 1dB 误码率目标 ≤ 1E-6 (pre-FEC) TX/RX均衡后 ≤ 1E-8 光域贡献 ≤ 1E-7 FEC纠错余量 ≥ 1E-4 时延预算 ≤ 3ns SerDes 2ns 光引擎 1ns 含PCB走线延迟

二、光预算的分解逻辑

光预算的核心是保证到达接收端的光功率高于接收灵敏度,并留出足够的劣化余量。以112G PAM4 EML方案为例,假设发射平均光功率为+1dBm,消光比4.5dB,经过500m单模光纤(损耗0.35dB/km)和两个连接器(各0.5dB),到达接收端的光功率约为+1 - 0.175 - 1.0 = -0.175dBm。若接收灵敏度为-8dBm(BER=1E-6),则光预算余量为7.8dB。这个余量需要覆盖温度变化、器件老化、以及PAM4多电平带来的灵敏度劣化(通常比NRZ差3~4dB)。

分解到子模块时,发射端需要保证EML的消光比在全温范围内不低于4.5dB,这直接决定了“1”电平和“0”电平的光功率差。接收端TIA的输入等效噪声电流密度(pA/√Hz)决定了灵敏度,通常要求TIA噪声电流≤15pA/√Hz,配合0.8A/W的探测器响应度,才能在112G PAM4下达到-8dBm灵敏度。

三、电预算与SerDes均衡分配

电预算的难点在于:LPO取消了光模块内部的CDR,主机SerDes必须直接面对从ASIC到光引擎的完整通道。以典型的OIF 802.3ck 112G通道为例,从ASIC焊球到光引擎金手指的损耗在14GHz处约为10~12dB。SerDes的TX FFE通常提供3~4个抽头,可补偿约8~10dB的通道损耗;剩余的2~4dB由光引擎内部的线性驱动增益(通常6~10dB)来弥补。

这里有一个关键的协同设计约束:SerDes的TX输出摆幅与线性驱动的输入线性范围必须匹配。如果SerDes输出摆幅过大(如1000mVppd),而线性驱动的输入1dB压缩点仅为600mVppd,则驱动进入非线性区,PAM4的四个电平被压缩,BER急剧恶化。因此,在指标分解时,需要明确:SerDes TX摆幅≤800mVppd,线性驱动输入线性范围≥800mVppd,且驱动增益可调(通常通过寄存器设置3~6档)。

四、误码率目标的逐级分配

系统BER目标为1E-6(pre-FEC),这个总目标需要分解到电域和光域。一个实用的分配方法是:

  • SerDes电域贡献:在TX/RX均衡后,电域BER应≤1E-8。这要求SerDes的RX CTLE/DFE能够将12dB通道损耗后的眼图张开度恢复到0.3UI以上。
  • 光域贡献:光域BER应≤1E-7。这包括发射光功率波动、消光比劣化、光纤色散和接收端噪声。
  • FEC纠错余量:KP4 FEC在1E-6输入BER下可纠错至1E-15以下,但需要保证输入BER不超过FEC的纠错门限(通常约2.4E-4)。因此,实际设计目标应留出至少一个数量级的余量,即电域+光域总BER≤1E-7。

五、功率预算与时延预算

LPO的功率预算与传统光模块不同:由于取消了CDR和DSP,光模块功耗从约15W降至约8W(800G模块),但主机SerDes的功耗会略有增加(因为需要驱动更长的通道和更强的均衡)。在指标分解时,需要明确:光引擎总功耗≤8W,其中线性驱动阵列约3W,TIA阵列约2W,EML偏置电路约1.5W,其余为控制电路。主机SerDes的功耗增加应控制在0.5W以内。

时延预算方面,LPO的总时延目标通常≤3ns。SerDes的TX/RX数字均衡和模拟前端贡献约2ns,光引擎的线性驱动和TIA贡献约1ns。这个指标对AI/ML集群的分布式训练尤为重要,因为时延直接影响梯度同步的效率。

协同设计检查点:在完成指标分解后,建议用一张“预算-分配-余量”对照表进行交叉验证。重点检查三个接口:①SerDes TX摆幅 vs 驱动输入线性范围;②SerDes RX灵敏度 vs TIA输出摆幅;③光引擎总时延 vs 系统时延目标。任何一处余量不足,都需要回到上一级重新分配。

六、指标分解的实操示例

假设某800G LPO链路,8通道×112G PAM4,目标BER≤1E-6,总时延≤3ns,光引擎功耗≤8W。我们可以按以下步骤进行指标分解:

步骤1:确定系统总预算
  光预算:发射+1dBm,灵敏度-8dBm,光路损耗1.2dB → 余量7.8dB
  电预算:通道损耗12dB,SerDes补偿8dB,驱动增益4dB → 余量0dB
  BER预算:电域1E-8,光域1E-7,总1E-7(留FEC余量)
  时延预算:SerDes 2ns,光引擎1ns,总3ns

步骤2:分解到SerDes
  TX FFE:4抽头,补偿8dB@14GHz
  TX摆幅:800mVppd(可调至600mVppd)
  RX CTLE:峰值增益10dB@14GHz
  RX DFE:2抽头,补偿2dB
  RX灵敏度:50mVppd(BER=1E-8)
  时延:TX 1ns + RX 1ns = 2ns

步骤3:分解到光引擎
  线性驱动:增益6dB,输入线性范围800mVppd
  EML:消光比4.5dB,发射光功率+1dBm
  TIA:噪声电流15pA/√Hz,输出摆幅300mVppd
  探测器:响应度0.8A/W
  时延:驱动0.3ns + TIA 0.4ns + 其他0.3ns = 1ns

步骤4:交叉验证
  SerDes TX摆幅800mVppd ≤ 驱动输入线性范围800mVppd ✓
  TIA输出300mVppd ≥ SerDes RX灵敏度50mVppd ✓
  光引擎时延1ns + SerDes时延2ns = 3ns ≤ 3ns ✓
  光预算余量7.8dB ≥ 2dB ✓
  电预算余量0dB → 需优化PCB走线或增加驱动增益档位

上述示例中,电预算余量为0dB是一个临界状态,实际设计中应通过优化PCB材料(如使用超低损耗板材)或增加驱动增益档位来留出至少1~2dB的余量。这个分解过程不是一次性的,而是需要与SerDes和光引擎供应商反复迭代,直到所有接口的余量都满足要求。

常见误区:很多设计者习惯将光预算和电预算完全独立分配,但在LPO中,SerDes的TX均衡会改变信号的频谱和幅度,进而影响线性驱动的非线性行为。因此,电预算和光预算必须在同一个仿真环境中联合优化,不能分开计算后简单相加。

总结来说,LPO系统的链路预算分解是一个“总-分-总”的迭代过程:先确定系统总目标,再分解到SerDes和光引擎各子模块,最后通过接口交叉验证确认余量。只有每个接口都有明确的数值约束和余量判据,才能保证LPO链路在量产中的一致性和可靠性。