2. PAM4信号基础与光模块链路架构

在NRZ（Non-Return-to-Zero）时代，一个符号周期只承载1 bit信息，眼图张开度大、判决门限单一，链路设计相对直观。当单通道速率从25 Gb/s迈向50 Gb/s、100 Gb/s甚至更高时，若仍沿用NRZ，符号率将被迫提升到50 GBd以上，带宽、色散与功耗代价急剧上升。PAM4（4-level Pulse Amplitude Modulation，四电平脉冲幅度调制）通过让每个符号携带2 bit信息，把符号率降为比特率的一半，成为400G/800G光模块的主流调制格式。理解PAM4的电平映射、符号率与比特率关系，以及DSP、驱动器、激光器、TIA、CDR在链路中的分工，是后续链路预算、均衡与误码分析的基础。

一、PAM4电平映射：2 bit如何落到4个电平上

PAM4把每2个比特映射为一个符号，共4种组合，对应4个幅度电平。工程上通常用归一化幅度表示：最低电平记作0，最高电平记作1，中间两个电平分别位于1/3和2/3处，即{0, 1/3, 2/3, 1}。相邻电平间距为1/3，而NRZ只有{0, 1}两个电平、间距为1。这意味着在相同峰峰值下，PAM4的判决间距只有NRZ的1/3，等效电压噪声容限下降约9.5 dB，因此PAM4对噪声、非线性、反射和时钟抖动都更敏感。

映射关系通常采用格雷码（Gray码）排列，使相邻电平之间只翻转1个比特，从而在发生“错判到相邻电平”这一最常见错误时，只产生1个比特错误，降低误码率。一种常见的映射是：符号0→比特00，符号1→比特01，符号2→比特11，符号3→比特10。需要注意，不同芯片或标准可能采用不同的比特排列（如MSB优先或LSB优先），链路两端必须约定一致，否则会出现比特序错位。

从信号形态看，PAM4眼图有3个“眼”，即3个判决门限，分别位于1/6、1/2、5/6处。接收端需要3个比较器或一个多电平判决器同时工作，任何一个门限的偏移都会直接抬高误码率。因此PAM4链路中，发射端均衡（如FFE）、接收端均衡（如CTLE、DFE）以及时钟恢复质量，都比NRZ时代更关键。

二、符号率与比特率：为什么PAM4能把速率“减半”

符号率（Baud rate，单位GBd）表示每秒传输的符号数，比特率（bit rate，单位Gb/s）表示每秒传输的比特数。对PAM4，每个符号携带2 bit，因此有：

比特率 = 符号率 × 2
符号率 = 比特率 ÷ 2

例如，一个53.125 GBd的PAM4信号，其比特率为106.25 Gb/s；反过来，要传输106.25 Gb/s，PAM4只需53.125 GBd，而NRZ需要106.25 GBd。符号率降低一半，意味着信号基频、对光电器件带宽的要求、以及色散引起的脉冲展宽都相应缓解。但代价是：在相同符号率下，PAM4的SNR要求比NRZ高约9.5 dB（理论值），实际系统中还要叠加非线性与均衡残差，通常需要额外2～4 dB余量。

在光模块中，DSP内部通常以符号率处理信号，而主机接口（如电口）可能以比特率或符号率传输。设计链路时必须明确各节点的速率口径：激光器、驱动器、TIA的带宽按符号率评估；FEC、误码统计按比特率评估；CDR的环路带宽则要兼顾符号率与抖动容限。

三、典型光模块链路组成与各环节职责

一个典型的PAM4光模块链路可分为发送链和接收链两大部分。发送链从主机/MAC送来的比特流开始，进入DSP完成PAM4映射、前向纠错（FEC）编码、预均衡（FFE）等处理，输出模拟或半数字的PAM4符号流；随后由驱动器（Driver）进行幅度放大和偏置控制，驱动激光器（如EML或DML）完成电光转换；光信号经光纤传输后到达接收端。

接收链首先由光电探测器（PD）将光信号转换为微弱电流，再由跨阻放大器（TIA）把电流转换为电压并放大。TIA的输出进入CDR（Clock and Data Recovery，时钟数据恢复）与DSP：CDR从数据流中恢复出采样时钟，DSP则完成CTLE/DFE均衡、多电平判决、FEC解码，最终还原出比特流送给主机。可以看到，DSP在发送和接收两端都承担核心角色，而CDR是接收端时钟与数据对齐的关键。

各环节的设计关注点不同：DSP关注映射一致性、均衡能力与FEC纠错余量；驱动器关注输出摆幅、线性度与带宽；激光器关注调制带宽、消光比与啁啾；TIA关注噪声、带宽与动态范围；CDR关注抖动容限、锁定时间与环路带宽。任何一个环节的带宽不足或非线性过强，都会在PAM4的三个眼图上表现为眼高压缩或眼宽收窄，最终反映为误码率上升。

四、链路设计中的关键判断与示例

在实际链路预算中，常用“符号率—带宽—SNR—BER”这条主线来评估。以53.125 GBd的PAM4为例，若目标纠后BER为1E-15，采用KP4 FEC（纠前门限约2.4E-4），则接收端需要在纠前达到约2.4E-4的BER。此时可反推所需SNR：PAM4理论SNR代价约9.5 dB，加上均衡残差、时钟抖动、反射等实际损伤，通常需要预留2～4 dB余量。若实测纠前BER明显高于门限，应优先检查TIA带宽是否足够、CDR是否锁定稳定、以及DSP均衡是否收敛。

另一个常见判断是电平映射一致性。若发送端按“00→0、01→1、11→2、10→3”映射，而接收端按相反顺序判决，则会出现系统性比特错误，表现为误码率居高不下且与光功率无关。排查时可先确认两端映射表，再用已知码型（如PRBS13Q）验证。此外，PAM4对偏置点非常敏感，激光器偏置漂移会导致三个眼图不对称，工程上常通过DSP监测各电平的直方图分布来动态调整。

综上，PAM4通过电平映射把速率压力从符号率转移到SNR上，而光模块链路中的DSP、驱动器、激光器、TIA、CDR各自承担不同的信号处理与转换职责。理解这些环节的带宽口径、噪声来源和判决逻辑，才能在后续的链路预算、均衡调试与误码定位中做出正确判断。