1. PAM4高速光模块链路设计导论

在 400G、800G 乃至 1.6T 光模块的设计中,PAM4(4-level Pulse Amplitude Modulation,四电平脉冲幅度调制)已经成为事实上的主流调制方式。本课程的目标,是让读者能够从系统链路的角度理解 PAM4 光模块的构成、信号在其中的演化过程,并掌握从指标分解到链路预算、再到关键器件选型与验证的完整设计方法。学完本课程后,读者应能独立完成一条 PAM4 光链路的指标拆解,判断各环节的损耗、噪声与失真预算是否合理,并能读懂眼图、TDECQ、BER 等关键测试结果。

一、PAM4 在光模块中的角色

传统 NRZ(不归零)调制每个符号周期只传输 1 bit,只有高、低两个电平。当单通道速率提升到 50Gbaud 以上时,若继续使用 NRZ,符号周期会缩短到约 20ps 以内,色散、码间干扰和器件带宽带来的代价急剧上升。PAM4 用 4 个电平表示 2 bit 信息,在相同波特率下把比特率翻倍,从而在 53.125Gbaud 的符号率下实现 106.25Gbps 的单通道速率,这正是 400G(8×50G 或 4×100G)与 800G(8×100G)模块的基础。

代价是 PAM4 的每个电平间距只有 NRZ 的三分之一,同样的噪声会带来约 9.5dB 的灵敏度损失(理论上 PAM4 相比 NRZ 有约 9.5dB 的 SNR 代价)。因此 PAM4 链路设计必须更严格地控制噪声、线性度和带宽。光模块内部通常包含 DSP/CDR、驱动器、激光器、调制器、光电探测器、TIA 等环节,PAM4 信号在这些环节中既要保持幅度线性,又要控制抖动与反射。

关键认识:PAM4 不是简单的“电平变多”,而是把设计重心从“判决门限”转移到“信噪比与线性度预算”。链路中任何一段的非线性或带宽不足,都会直接压缩眼高、抬高 TDECQ。

二、链路设计的整体流程

一条 PAM4 光模块链路的设计,通常按“指标定义 → 预算分解 → 器件选型 → 仿真与验证 → 测试收敛”推进。下面这张图给出了从电接口到光接口的完整信号链,以及各环节需要关注的核心指标。

PAM4 光模块链路信号链与关键指标 电接口 Host SerDes 53.125Gbaud DSP / CDR 均衡·FEC·时钟恢复 预加重/去加重 驱动器 Driver 线性·摆幅·带宽 激光器 / 调制器 EML / MZM / DML 消光比·啁啾·线性 光纤链路 损耗·色散·反射 MPI·回损 光电探测器 PD / APD 响应度·暗电流 TIA 跨阻·噪声 带宽·过载 接收 DSP FFE/DFE·FEC TDECQ 计算 判决输出 BER / 眼图 FEC 纠前/纠后 链路关键指标(示例目标值,需按具体标准调整) 发送:OMA / 消光比 ≥ 3.5dB,TDECQ ≤ 3.4dB,RIN ≤ -140dB/Hz 接收:灵敏度(OMA)≤ -4dBm,过载 ≥ +4dBm,BER ≤ 2.4e-4(KP4 FEC 纠前) 链路:总损耗预算、色散代价、MPI 与回损、通道间串扰

从图中可以看到,PAM4 链路的信号从 Host SerDes 出发,经 DSP 均衡与时钟恢复、驱动器放大、调制器电光转换、光纤传输,再由 PD 光电转换、TIA 放大、接收 DSP 处理后判决输出。每一段都对应一组可量化的指标,设计的过程就是把这些指标逐级分配并验证。

三、关键指标与预算分解

链路预算的核心是把发送端、链路和接收端的余量算清楚。以 800G 2km 场景为例,假设发送 OMA 为 -1dBm,接收灵敏度 OMA 为 -4dBm,则链路允许的总损耗为 3dB。若光纤损耗 0.35dB/km×2km=0.7dB,连接器与熔接点合计 1.0dB,则剩余约 1.3dB 需要留给色散代价、MPI 和老化余量。这个余量是否足够,取决于调制器带宽、光纤色散系数和接收端均衡能力。

TDECQ(Transmitter and Dispersion Eye Closure Quaternary)是 PAM4 发送端最重要的指标之一。它把发送眼图的垂直闭合量折算成等效的色散代价,数值越小说明发送信号质量越好。典型 100G/lane 的 TDECQ 要求小于 3.4dB,若实测达到 4dB 以上,通常需要检查驱动器线性度、调制器偏置点或 DSP 预加重设置。

环节关键指标典型示例值主要影响因素
发送端OMA、消光比、TDECQOMA -1dBm,ER 4dB,TDECQ 3.0dB驱动器摆幅、调制器线性、偏置
光纤链路插入损耗、色散、回损2km 损耗 0.7dB,色散 17ps/nm/km波长、光纤类型、连接器质量
接收端灵敏度、过载、BER灵敏度 -4dBm,过载 +4dBmPD 响应度、TIA 噪声、均衡
系统FEC 纠前 BER、余量纠前 BER ≤ 2.4e-4总噪声、串扰、时钟抖动

四、设计中的常见误区

初学者容易把 PAM4 链路设计等同于“把速率调高”。实际上,PAM4 对线性度的要求远高于 NRZ。例如,调制器的 P-I 曲线若在高端出现压缩,会导致最高电平间距变小,眼图顶部三只眼高度不一致,TDECQ 迅速恶化。再如,TIA 的输入过载点若不足,强光下会出现削顶,误码率在接收光功率升高时反而变差,这就是典型的“过载误码”现象。

注意:PAM4 的 BER 与 NRZ 不可直接比较。NRZ 常用 BER=1e-12 作为无 FEC 目标,而 PAM4 通常依赖 KP4 FEC,纠前 BER 目标约为 2.4e-4。看到 1e-5 的纠前 BER 时,不能简单认为“比 NRZ 差很多”,而应结合 FEC 增益判断。

本课程后续将围绕发送端、接收端、光纤链路、DSP 均衡、测试验证等模块逐一展开。作为导论,读者只需先建立一条完整的信号链认知:电信号如何变成光信号,光信号又如何变回电信号,以及每个环节用什么指标衡量。掌握了这条主线,后续的器件选型、参数调试和问题定位都会变得有据可依。