📚 课程目录第2章光电探测器与TIA接口

2. 光电探测器与TIA接口

在高速光接收前端中，光电探测器（PD）负责把光功率转换为光电流，跨阻放大器（TIA）再把光电流转换为电压信号。两者之间的接口并不是简单的“导线连接”，而是由探测器结电容、TIA输入电容、键合线电感、偏置网络和寄生参数共同构成的电气网络。这个网络决定了接收前端的带宽、噪声、灵敏度和稳定性，因此理解探测器与TIA的接口模型，是高速光模块接收链路设计的基础。

PIN与APD：两类探测器的本质差异

PIN光电二极管由P型、本征（I）型和N型半导体构成，本征区吸收光子并产生电子-空穴对，在反向偏压作用下形成光电流。PIN的优点是偏压低、噪声小、线性好、温度稳定性高，适合中短距离和高速率场景。其响应度通常在0.8～1.0 A/W（1310 nm）和0.6～0.9 A/W（1550 nm）量级，具体取决于量子效率和耦合损耗。

APD（雪崩光电二极管）在PIN结构基础上引入雪崩倍增区，通过高反向偏压使光生载流子发生碰撞电离，形成内部增益。APD的响应度可被倍增因子M放大，等效响应度可达数A/W甚至更高，因此在长距离、弱光接收中具有灵敏度优势。但APD需要几十伏甚至上百伏偏压，倍增噪声随M增大而增加，且增益和击穿电压对温度敏感，必须配合温度补偿和偏压控制电路。选择PIN还是APD，本质是在灵敏度、噪声、偏压复杂度和成本之间做权衡。

结电容与响应度：决定前端带宽和增益的两个核心参数

探测器的结电容C_pd是影响TIA带宽的关键参数。C_pd与探测器有源区面积、耗尽层宽度和偏压有关：面积越大，耦合光越容易，但C_pd越大；耗尽层越宽，C_pd越小，但载流子渡越时间变长，探测器自身带宽下降。因此高速探测器通常采用小有源区、薄耗尽层或波导结构，把C_pd控制在几十fF到几百fF量级。例如一个25 Gbaud接收机，探测器C_pd可能为80～150 fF，TIA输入电容约50～100 fF，键合焊盘和ESD结构再引入几十fF，总输入电容C_in可达200～300 fF。

响应度R_pd定义为光电流与入射光功率之比，即I_pd=R_pd·P_opt。它决定同样光功率下TIA需要处理的电流大小。响应度越高，TIA输入电流越大，对TIA输入等效噪声电流的要求可相对放宽；但响应度提高往往伴随电容增加或带宽下降，因此不能孤立追求高响应度。设计时需要把C_pd、R_pd、探测器带宽和TIA噪声一起考虑。

探测器与TIA的电气连接模型

探测器与TIA之间的实际连接可抽象为：探测器等效为光控电流源I_pd并联结电容C_pd和并联电阻R_pd；TIA输入端具有输入电容C_in、输入电阻R_in和输入参考噪声电流i_n；两者之间通过键合线或传输线连接，引入串联电感L_bond和寄生电容C_p。偏置网络通过偏置电阻R_bias或偏置Tee为探测器提供反向偏压，同时要避免偏置网络把高频信号旁路。

图中可以看到，光电流I_pd在探测器节点产生后，先经过C_pd、R_pd和偏置网络，再通过键合线电感L_bond和寄生电容C_p进入TIA输入节点。TIA的反馈电阻R_f把电流转换为电压，输出V_out≈I_pd·R_f（在低频段）。但高频时，总输入电容C_T=C_pd+C_p+C_in与R_f形成极点，限制带宽。TIA的-3dB带宽近似为：

f_-3dB ≈ 1 / (2π · R_f · C_T)

其中：
  R_f  = 反馈电阻（Ω）
  C_T  = C_pd + C_p + C_in（F）

例如，若R_f=2 kΩ，C_T=250 fF，则f_-3dB≈1/(2π×2000×250×10^-15)≈318 MHz。这个带宽远低于25 Gbaud信号所需的约20 GHz，因此实际高速TIA必须采用电感峰化、Cherry-Hooper结构、分布式放大器或多级级联来扩展带宽，而不能只靠降低R_f。降低R_f虽然能提高带宽，但会降低跨阻增益，使输出摆幅变小、后级噪声占比增大。因此探测器C_pd必须尽可能小，才能给TIA设计留出足够的增益-带宽余量。

接口参数对前端设计的具体影响

第一，C_pd直接叠加到TIA输入节点，增大C_T，降低带宽并抬高输入等效噪声。对于25 Gbaud及以上速率，通常要求C_pd≤150 fF，甚至采用波导探测器把C_pd压到50 fF以下。第二，键合线电感L_bond与C_T可能形成谐振峰，若控制不当会在带内产生增益凸起或群时延波动，影响眼图质量。工程上常通过缩短键合线、采用倒装焊或匹配网络把L_bond控制在0.2～0.5 nH，并让谐振频率远离信号带宽。第三，偏置电阻R_b与C_pd形成低通，若R_b过大，偏压建立慢且高频信号被旁路；若R_b过小，偏置噪声会耦合到TIA输入。通常R_b取几kΩ到几十kΩ，并配合去耦电容使用。

第四，APD的倍增因子M会放大光电流，也会放大倍增噪声。APD的过剩噪声因子F(M)≈M^x（x为0.2～0.5，取决于材料），因此TIA输入噪声电流折算到光域时，需要把F(M)计入。设计APD接收前端时，最佳倍增因子M_opt使总噪声最小，通常由TIA噪声、APD暗电流和倍增噪声共同决定。PIN接收前端则没有倍增噪声，但需要TIA具有更低的输入噪声电流，通常要求i_n在pA/√Hz量级。

接口设计检查要点

电容预算：明确C_pd、C_p、C_in各自数值，计算C_T，并据此估算TIA所需带宽扩展量。
键合线控制：尽量缩短探测器到TIA的互连长度，必要时用共面波导或倒装焊，避免L_bond与C_T谐振落入带内。
偏置网络：PIN偏压通常为3～10 V，APD为20～80 V；偏置电阻和去耦电容要兼顾噪声与高频旁路。
噪声核算：PIN前端重点看TIA输入噪声电流和R_f热噪声；APD前端还要加入F(M)和暗电流倍增噪声。
响应度与光功率：根据R_pd和接收光功率范围，核算I_pd范围，确保TIA输入不饱和、输出摆幅满足后级CDR要求。

在高速接收前端中，探测器与TIA的接口不是“越短越好”这么简单，而是要在C_pd、L_bond、R_b、C_in和R_f之间做联合优化。通常先锁定探测器C_pd和响应度，再根据C_T反推TIA的输入级结构和带宽扩展方案，最后通过S参数和噪声仿真验证接口是否满足灵敏度与眼图要求。

总结来说，PIN与APD的选择决定了偏置复杂度、噪声机制和灵敏度上限；C_pd与R_pd决定了探测器自身带宽和TIA输入负载；键合线、寄生电容和偏置网络构成实际接口网络。只有把这些参数放在同一个电气模型中分析，才能理解为什么高速TIA设计必须同时关注探测器电容、互连电感和输入噪声，而不是只盯着跨阻增益一个指标。