1. 光模块接收链路全景

在高速光模块中,接收链路承担的任务可以一句话概括:把从光纤到达的、极其微弱且已经严重衰减的光脉冲,还原成可供后级 DSP 或 CDR 判决的数字电平。这条链路看似只有“光电探测器 + TIA + 后级放大”几级,但每一级都在与噪声、带宽、寄生参数和电源完整性做博弈。理解全景,是后续设计 TIA 与接收前端的前提。

一、接收链路的物理分层

从光纤端面开始,光信号首先进入光电探测器(PD,通常为 PIN 或 APD)。PD 完成的是“光子→电子”的转换,其输出不是电压,而是与入射光功率近似成正比的光电流 I_pd = R · P_opt,其中 R 为响应度(A/W),典型值在 0.6~0.9 A/W。以 10 Gbps 接收、平均光功率 −12 dBm(约 63 μW)为例,若 R = 0.8 A/W,则平均光电流仅约 50 μA;而单比特“1”电平对应的峰值电流也只在百微安量级。这样小的电流若直接送入 50 Ω 负载,只能得到毫伏级电压,且极易被后级噪声淹没。

因此紧接 PD 的第一级有源电路就是 TIA(跨阻放大器)。TIA 的核心作用是把电流“跨”成电压,其增益量纲为 Ω,即跨阻 R_f。TIA 输出通常为几十到几百毫伏的差分或单端电压,随后进入限幅放大器(LA)或可变增益放大器(VGA),把信号放大到 CDR/DSP 可识别的电平,同时完成幅度均衡与占空比调整。整条链路可归纳为:光功率 → 光电流 → 跨阻电压 → 限幅/均衡电压 → 判决数字信号。

光纤输入 P_opt ≈ −12 dBm λ = 1310 nm 光电探测器 PIN / APD R = 0.8 A/W C_pd ≈ 0.1 pF TIA 跨阻放大器 R_f = 5 kΩ BW ≈ 0.7·f_bit I_n ≈ 2.5 μA_rms LA / VGA 限幅/可变增益 Gain = 20~30 dB 均衡 + 占空比调整 输出 ≈ 400 mVpp CDR / DSP 时钟恢复 判决 + 解码 BER < 1e−12 光 I_pd V_tia V_out 关键非理想因素 C_pd 与 R_f 形成极点 → 带宽受限 输入等效噪声电流 I_n 决定灵敏度 电源/地弹、串扰恶化眼图 核心指标 灵敏度:−14 dBm @ 10 Gbps 过载光功率:−1 dBm 动态范围:≥ 13 dB

二、TIA 在链路中的位置与不可替代性

TIA 是接收链路的“第一级有源电路”,它的输入直接连接 PD,因此其输入阻抗、输入电容和噪声特性几乎决定了整个接收机的灵敏度上限。为什么不能把 PD 直接接到电压放大器?因为电压放大器输入阻抗很高,光电流会对其输入电容充电,形成极慢的 RC 响应,带宽无法满足 Gbps 级需求。TIA 通过反馈电阻 R_f 提供低输入阻抗节点,使光电流几乎全部流入反馈网络,从而在输出端得到与光电流成比例的电压。

但 TIA 的设计充满矛盾:增大 R_f 可以提高跨阻增益、降低输出噪声贡献,却会与 PD 电容 C_pd 和放大器输入电容 C_in 共同形成一个主极点,压缩带宽。其 −3 dB 带宽近似为 f_-3dB ≈ 1/(2π R_f C_total),其中 C_total = C_pd + C_in。若 C_total = 0.3 pF、R_f = 5 kΩ,则带宽仅约 106 MHz,远不足以传输 10 Gbps 信号。因此实际 TIA 必须引入电感峰化、电容中和或分布式结构来扩展带宽,同时保持足够的相位裕度。

三、后级放大与系统约束

TIA 输出通常只有几十毫伏,且随输入光功率变化。LA/VGA 需要提供 20~30 dB 增益,并在输入功率从灵敏度到过载的 13 dB 动态范围内保持输出幅度稳定。限幅放大器在大信号下进入限幅状态,输出近似方波;VGA 则通过自动增益控制(AGC)环路调节增益,使输出幅度恒定。这一级还要完成频率响应均衡,补偿 TIA 和 PD 引入的带宽滚降。

系统级约束同样关键。接收机灵敏度由总输入等效噪声电流 I_n,total 决定,它包含 PD 暗电流、TIA 输入噪声、后级折算噪声。以 10 Gbps 为例,若要求 BER = 1e−12,所需 Q 值约 7,则最小可检测峰值电流约为 I_min ≈ Q · I_n,total。若 I_n,total = 2.5 μA_rms,则 I_min ≈ 17.5 μA,对应光功率约 −13.5 dBm(R = 0.8 A/W)。这解释了为什么 TIA 的噪声电流每降低 1 μA,灵敏度就能改善约 1 dB。

设计提示:接收链路的第一级决定噪声,最后一级决定判决。TIA 设计应优先保证输入节点寄生最小、反馈网络稳定;后级则优先保证动态范围与均衡能力。两者之间的接口电平与阻抗匹配,往往比单级指标更影响最终眼图。

四、从指标到设计动作

面对一个 25 Gbps NRZ 接收前端需求,工程师通常先确定 PD 参数(R、C_pd、暗电流),再根据灵敏度目标反推允许的 I_n,total,然后分配 TIA 与后级的噪声预算。例如目标灵敏度 −14 dBm、R = 0.8 A/W,则允许 I_n,total ≈ 2.0 μA_rms。若 PD 暗电流贡献 0.3 μA,后级折算 0.5 μA,则 TIA 自身输入噪声需控制在 1.9 μA 以内。这一预算直接约束了 TIA 的输入级 gm、反馈电阻和补偿电容选择。

带宽方面,25 Gbps NRZ 的奈奎斯特频率为 12.5 GHz,接收链路总带宽通常取 0.6~0.7 倍比特率,即 15~17.5 GHz。若 PD 电容 0.1 pF、TIA 输入电容 0.15 pF,则 C_total = 0.25 pF。在 R_f = 2 kΩ 时,主极点带宽约 318 MHz,必须依靠峰化技术把有效带宽提升 50 倍以上。这正是高速 TIA 设计的核心难点,也是后续章节要逐一展开的内容。

整条接收链路的全景可以用一句话收束:PD 把光变成电流,TIA 把电流变成电压并奠定噪声基础,LA/VGA 把电压放大并均衡,CDR/DSP 完成时钟恢复与判决。每一级的指标都不是孤立的,灵敏度、带宽、动态范围与功耗之间需要反复折中。理解这条路径的物理本质与约束传递关系,是后续深入 TIA 电路拓扑、噪声分析和版图设计的基础。