3. 信号采样与量化基础

在高速光模块 DSP 中，模拟前端（AFE）与 DSP 之间的边界就是 ADC 和 DAC。ADC 把来自 TIA/驱动器的模拟波形转换为数字样本，DAC 则把 DSP 均衡后的数字样本还原为模拟驱动信号。这一转换过程决定了 DSP 能看到多少信息、能恢复多少信息。本节围绕四个核心参数展开：分辨率（位数）、采样率、量化噪声和时钟抖动，并说明它们如何共同约束系统性能。

一、采样率：决定可处理带宽与过采样程度

根据奈奎斯特采样定理，采样率 fs 必须大于信号最高频率的两倍，才能无混叠地恢复信号。对于 100G/400G 光模块常用的 PAM4 信号，若符号率为 Rs，则信号主瓣带宽约为 Rs。工程上通常要求 ADC 采样率满足 fs ≥ 2 × Rs，实际设计中往往取 2～3 倍符号率，以留出足够的过采样余量给时钟恢复、均衡和抗混叠滤波。

例如，一个 53.125 GBd 的 PAM4 信号，若采用 2 倍过采样，则 ADC 采样率约为 106.25 GS/s；若采用 1.5 倍过采样，则约为 79.7 GS/s。采样率越高，单位时间内样本越多，DSP 可用的信息越丰富，但功耗、面积和接口速率也同步上升。因此采样率的选择本质上是性能与功耗的折中。

二、分辨率：决定量化台阶与动态范围

ADC/DAC 的分辨率用位数 N 表示，量化台阶 LSB = VFS / 2^N，其中 VFS 为满量程电压。位数越高，量化台阶越小，能分辨的电压变化越细。对于 PAM4 信号，理想情况下需要至少 4 个电平，但实际接收信号经过信道衰减后幅度可能只有几十毫伏，因此 ADC 的有效位数（ENOB）比标称位数更关键。

假设 ADC 满量程为 800 mVpp，标称 6 bit，则理想 LSB 约为 12.5 mV；若 ENOB 只有 4.5 bit，则有效 LSB 约为 35 mV。当接收信号眼高只有 30 mV 时，量化台阶已经接近甚至超过眼高，误码率会显著恶化。因此，高速光模块中 ADC 的 ENOB 通常要求达到 5～6 bit 以上，才能为 DSP 均衡留出足够的信噪比余量。

三、量化噪声：SNR 的理论上限

理想 ADC 的量化噪声近似为均匀分布，其均方根值 q_rms = LSB / √12。对于满幅正弦输入，理论信噪比可写为：

SNR_ideal = 6.02N + 1.76 dB

这意味着每增加 1 bit，SNR 提升约 6 dB。例如 6 bit ADC 的理论 SNR 约为 37.9 dB，8 bit 约为 49.9 dB。但实际 ADC 还存在热噪声、比较器失调、非线性等，因此实际 SNR 低于理论值。在光模块中，量化噪声会直接叠加到接收信号上，降低眼图张开度，最终反映为 BER 上升。

四、时钟抖动：采样时刻的不确定性

时钟抖动（jitter）使采样时刻偏离理想位置，等效为在信号斜率最大处引入电压误差。对于正弦信号，抖动引起的 SNR 可近似为：

SNR_jitter = -20 log10(2π f_in σ_t)

其中 f_in 为输入信号频率，σ_t 为时钟抖动的均方根值。可见，信号频率越高、抖动越大，SNR 下降越严重。例如在 26.5 GHz 输入下，若 σ_t = 100 fs，则 SNR 约为 35.6 dB；若抖动增大到 300 fs，SNR 降至约 26 dB。对于 100G/400G 光模块，采样时钟抖动通常要求控制在 100 fs 以内，否则高频分量会被严重破坏。

五、参数之间的耦合关系

分辨率、采样率、量化噪声和时钟抖动并非独立。提高采样率可以降低对模拟抗混叠滤波器的要求，但会增加时钟抖动敏感度；提高分辨率可以降低量化噪声，但会增大 ADC 功耗和输入电容，可能引入更多热噪声。实际设计中需要根据目标 BER、信道损耗和 DSP 均衡能力，联合优化这四个参数。

六、工程示例：53.125 GBd PAM4 接收链参数估算

假设某 400G 光模块接收端采用 53.125 GBd PAM4，目标 BER 为 1e-6（KP4 前向纠错前），信道损耗在奈奎斯特频率处约为 10 dB。若 ADC 标称 6 bit、ENOB 为 5 bit，采样率 106.25 GS/s，时钟抖动 120 fs，则：

• 量化噪声理论 SNR 约为 6.02×5 + 1.76 ≈ 31.9 dB；
• 在 26.5 GHz 输入下，抖动 SNR 约为 -20log10(2π×26.5e9×120e-15) ≈ 34 dB；
• 两者叠加后总 SNR 约为 10log10(10^(-3.19) + 10^(-3.4)) ≈ 29.3 dB；
• 扣除 10 dB 信道损耗后，到达判决器的 SNR 约为 19.3 dB，仍可支撑 PAM4 在 FEC 前约 1e-4～1e-5 的 BER，经 KP4 FEC 后可降至 1e-6 以下。

这个估算说明：分辨率不足或抖动过大都会直接吃掉系统余量。实际调试时，可以通过观察 DSP 内部报告的 SNR、ENOB 估计值和眼图监视器（Eye Monitor）的垂直/水平张开度，判断瓶颈来自量化噪声还是时钟抖动。若垂直眼图闭合明显而水平张开尚可，优先检查 ADC 分辨率与增益设置；若水平眼图抖动大，则应检查采样时钟的相位噪声和抖动指标。

七、小结与设计检查要点

采样率决定可处理带宽和过采样程度，分辨率决定量化台阶和动态范围，量化噪声给出 SNR 的理论上限，时钟抖动则在高频处进一步压缩 SNR。四者共同作用，最终体现在眼图张开度和 BER 上。设计时建议按以下顺序检查：先根据符号率和信道带宽确定最小采样率，再根据目标 SNR 和信道损耗反推所需 ENOB，最后根据最高信号频率和允许的抖动 SNR 下降量确定时钟抖动预算。只有三者匹配，DSP 均衡才能发挥应有的作用。