1. 高速光模块系统架构与DSP定位

高速光模块的本质，是把电域里的高速数字信号可靠地搬到光纤上，再把光纤送来的微弱光信号还原成数字信号。它并不是“激光器加探测器”的简单组合，而是一条由电芯片、光器件、模拟前端和数字处理共同构成的完整信号链。理解这条链路，以及DSP在其中承担什么、不承担什么，是后续学习均衡、时钟恢复、前向纠错等所有内容的前提。

一、收发链路的基本构成

以典型的400G可插拔光模块为例，发送方向（Tx）从主机侧的高速电接口开始。主机SerDes送来的PAM4电信号进入模块后，先经过DSP的发送通道：完成符号映射、预均衡（如Tx FFE）、必要时做非线性预补偿，再驱动光调制器。光调制器把电信号转换为光强度或光相位的变化，经复用/耦合后送入光纤。接收方向（Rx）则相反：光纤来的光信号经光电探测器转换为微弱电流，由TIA放大为电压信号，再经ADC采样进入DSP的接收通道，依次完成均衡、时钟恢复、符号判决和FEC解码，最后通过电接口回送给主机。

这条链路里，真正决定“信号能不能被正确还原”的，是DSP的接收处理；而决定“信号发出去质量如何”的，是DSP的发送整形与光器件的线性度。两者共同决定了模块的误码率（BER）与传输距离。

二、DSP的功能边界

DSP处在电域与光域的交界处，它的输入输出都是数字信号，但它的处理目标却直接服务于光链路的损伤补偿。发送侧，DSP负责把主机送来的比特流转换为适合驱动光调制器的模拟波形，并通过预均衡提前“预失真”，以抵消后续光器件和光纤带来的高频衰减。接收侧，DSP要完成四件核心工作：一是通过自适应均衡器（FFE/DFE）补偿信道带宽受限和色散；二是通过时钟恢复（CDR）从数据流中提取采样相位；三是通过符号判决把模拟采样值映射回PAM4符号；四是通过FEC解码纠正残余误码。

需要明确的是，DSP不直接处理光功率、波长、偏置点这些光域参数，这些由光器件的控制环路和模块MCU负责。DSP也不负责主机接口的协议层，那是SerDes和MAC层的事。DSP的边界可以概括为：在数字域内，把“被损伤的数字信号”尽可能恢复成“原始数字信号”。它不改变光本身，但决定了光链路能跑多快、多远。

三、典型速率与封装场景

当前高速光模块的主流速率从100G向400G、800G演进。100G模块通常采用单波长25G或50G PAM4，DSP处理压力相对较小；400G模块普遍采用8×50G或4×100G PAM4，DSP需要同时处理多通道均衡和FEC，功耗和面积显著上升；800G模块则进一步采用8×100G PAM4，对DSP的吞吐率和能效提出更高要求。

封装方面，可插拔模块（如QSFP-DD、OSFP）把DSP、光器件和电接口集成在一个小体积内，DSP必须满足严格的功耗和散热约束。而板载光模块（如COBO、OBO）则把DSP与光引擎分离，给DSP更大的散热空间，但增加了电通道损耗。不同封装场景下，DSP的均衡策略和时钟架构需要相应调整。

从工程视角看，DSP的定位可以用一句话概括：它是高速光模块的“数字修复引擎”。光器件和光纤不可避免地引入损伤，而DSP通过数字信号处理把这些损伤在电域内补偿回来。理解它的功能边界，就能明白为什么同样速率的光模块，DSP算法不同，传输距离和误码性能会有明显差异。