2. 基础知识
在深入高速SerDes接口设计之前，工程师必须建立完整的光通信系统全局视图。许多设计问题——如信号完整性劣化、误码率超标、功耗异常——往往源于对系统架构边界和接口功能定位的模糊理解。本章将沿着“系统架构→模块边界→接口功能”的路径，厘清光模块与电接口的分工界面，并明确SerDes在其中的核心角色。
2.1 光通信系统架构：从光纤链路到板级互连
光通信系统的本质是将电信号转换为光信号，通过光纤传输后再恢复为电信号。一个完整的光通信链路包含三个核心域：光域（光纤、光发射/接收组件）、光电转换域（光模块内部）、电域（SerDes、MAC、交换芯片）。理解这三个域的边界与交互，是进行SerDes接口设计的前提。
2.1.1 核心原理：分层架构与信号流向
从系统层级看，光通信设备（如交换机、路由器、OTN设备）的架构可划分为：
- 业务层：以太网MAC、IP路由、OTN帧处理等，负责数据包的封装与解析。
- 物理编码子层（PCS）：完成8B/10B、64B/66B或RS-FEC编码，保证DC平衡和时钟恢复能力。
- 物理介质附加子层（PMA）：执行并串/串并转换，将并行数据变为高速串行比特流。
- 物理介质相关子层（PMD）：对应光模块中的激光器驱动、光电检测、TIA等模拟前端。
信号流向为：MAC→PCS→PMA→PMD（光发射）→光纤→PMD（光接收）→PMA→PCS→MAC。其中，SerDes覆盖PCS和PMA两层，而光模块主要实现PMD功能。
2.1.2 判断方法：如何识别系统瓶颈
在实际调试中，工程师需要快速定位性能瓶颈。建议按以下顺序排查：
- 检查光模块的接收光功率（Rx Power）是否在灵敏度范围内（如-14dBm~+2dBm）。
- 检查SerDes的误码率（BER）是否低于1E-12，若高于此值，先区分是光路问题还是电路问题。
- 使用环回测试（Loopback）隔离故障域：在光模块电接口处做环回，若BER正常，则问题在光路；若仍异常，则问题在SerDes或PCB走线。
2.1.3 案例拆解：100G QSFP28端口丢包排查
某数据中心交换机出现100G端口间歇性丢包，初步判断为光模块故障。工程师按以下步骤定位：
| 步骤 | 操作 | 现象 | 结论 |
|---|---|---|---|
| 1 | 查看光模块DDM信息 | Rx功率-16dBm（低于灵敏度） | 光路衰减过大 |
| 2 | 清洁光纤连接器 | Rx功率恢复至-8dBm | 连接器污染 |
| 3 | 运行PRBS测试 | BER 1E-15 | SerDes链路正常 |
此案例说明，光模块的DDM监控是快速定位光路问题的关键工具，而SerDes的PRBS测试则用于验证电接口完整性。
2.2 光模块与电接口的边界：MSA标准与信号定义
光模块与主机板（Host Board）之间的电接口边界由多源协议（MSA）定义，如SFP+、QSFP28、QSFP-DD等。该边界是SerDes设计中最关键的物理分界点，决定了信号完整性设计的起点和终点。
2.2.1 核心原理：边界处的信号与协议
以QSFP28为例，其电接口包含：
- 高速信号：4路TX差分对和4路RX差分对，每路速率25.78125Gbps（100G以太网）。
- 低速控制信号：ModPrsL（模块在位）、ModSeL（片选）、ResetL（复位）、LPMode（低功耗模式）。
- 管理接口：I²C（SCL/SDA），用于读取DDM和配置模块。
- 电源：3.3V供电，模块内部通过DC-DC转换为激光器驱动和TIA所需电压。
边界处的关键参数包括：差分阻抗100Ω±10%、回波损耗（如SDD11在f/2处≤-10dB）、AC耦合电容位置（通常位于主机板侧）。
2.2.2 判断方法：边界合规性检查清单
| 检查项 | 标准要求 | 测试方法 |
|---|---|---|
| 差分阻抗 | 100Ω±10% | TDR时域反射计 |
| AC耦合电容 | 0.1μF±20%，靠近连接器 | LCR表或网络分析仪 |
| 回波损耗 | SDD11≤-10dB@f/2 | 矢量网络分析仪（VNA） |
| 串扰 | SDD21≥-30dB | VNA四端口测量 |
2.2.3 实战场景：AC耦合电容位置的选择
某设计将AC耦合电容放置在光模块内部，导致主机板无法独立测试SerDes信号。正确的做法是：
- 将AC耦合电容放在主机板侧，靠近连接器（距离<5mm）。
- 确保电容封装为0402或更小，减小寄生电感。
- 在电容两侧预留测试焊盘，便于示波器探头连接。
2.3 SerDes接口的基本概念与功能定位
SerDes（Serializer/Deserializer）是高速接口的核心，负责将并行数据转换为高速串行数据，并在接收端恢复时钟和数据。其功能定位决定了系统能否在功耗、面积和性能之间取得平衡。
2.3.1 核心原理：SerDes的组成与工作流程
一个典型的SerDes包含：
- 发送端（TX）：并行数据→FIFO→并串转换→均衡器（FFE）→驱动器。FFE通过预加重/去加重补偿信道损耗。
- 接收端（RX）：均衡器（CTLE+DFE）→时钟恢复（CDR）→串并转换→FIFO→并行数据。CDR从数据边沿提取时钟，无需额外时钟线。
- 辅助功能：环回测试（Loopback）、PRBS发生器/校验器、眼图监测、误码率统计。
SerDes的速率演进：从1Gbps（千兆以太网）到25Gbps（100G以太网每通道），再到112Gbps（800G以太网每通道），每一代都依赖更先进的均衡技术和封装工艺。
2.3.2 判断方法：选择SerDes的关键指标
| 指标 | 说明 | 典型值（25Gbps） |
|---|---|---|
| 功耗 | 每通道功耗 | 100-200mW |
| 抖动 | 发送端总抖动（TJ） | ≤0.35UI |
| 接收灵敏度 | 最小输入摆幅 | ≤50mVpp |
| 均衡能力 | CTLE增益+DFE抽头数 | CTLE≥12dB，DFE≥5 taps |
2.3.3 案例拆解：25Gbps SerDes链路调试
某项目使用FPGA内置SerDes连接光模块，链路速率25.78125Gbps。调试中发现接收眼图闭合，BER高达1E-6。分析过程：
- 使用示波器测量TP1（SerDes TX输出）眼图：眼高400mV，眼宽0.5UI，正常。
- 测量TP2（光模块输入）眼图：眼高降至200mV，眼宽0.3UI，说明PCB走线损耗过大。
- 检查PCB走线长度：从SerDes到连接器走线长达12英寸，且过孔换层两次。
- 优化方案：将走线缩短至6英寸，使用低损耗材料（M6级别），并在接收端开启CTLE+DFE。
- 优化后眼图：眼高350mV，眼宽0.45UI，BER降至1E-15。
此案例表明，SerDes的均衡能力有限，PCB设计必须配合其能力，而非完全依赖芯片补偿。
2.4 常见误区与设计要点
在光通信SerDes设计中，以下误区需要特别警惕：
- 误区一：认为SerDes可以补偿一切信道损伤。实际上，过长的走线、过多的过孔、不合理的连接器选型都会导致不可恢复的损耗。
- 误区二：忽略AC耦合电容的低频效应。电容值过小会导致低频截止频率升高，影响长0/长1码型。
- 误区三：将光模块的DDM告警阈值设置过宽。这会导致光路劣化时无法及时告警，最终引发业务中断。
- 误区四：在SerDes调试时只关注眼图而忽略BER。眼图只是直观参考，BER才是最终判定标准。
正确的设计流程应包含：链路预算仿真→PCB设计→板级测试→系统联调→长期可靠性验证。每一步都需要与光模块和SerDes供应商紧密协作。