3. 硅光波导基础
做硅光芯片的设计，说白了就是在跟光波导打交道。波导是光子的“路”，性能好不好，就看这条路修得直不直、光能不能乖乖待在里面。我刚开始入行时，感觉波导不就是一根硅条嘛，后来吃过几次亏才发现，模式、耦合、损耗这三点，随便哪个没搞透，流片回来就是一肚子苦水。
这一章我们就聊聊波导的底层逻辑。你想想看，光在这么细的硅路上跑，为什么有的路子损耗高，有的路子串扰大？弄懂了模式怎么分布的、耦合是怎么发生的、损耗从哪来的，后面做架构优化才有底。
本章核心：模式决定“能跑几种光”，耦合决定“光怎么进来出去”，损耗决定“能跑多远”。三者互相关联，设计时得一起考虑。
3.1 波导结构与模式基础
常用硅光波导有两种——脊型波导和条形波导。条形波导就是一个完整的硅脊，光完全限制在硅芯层里；脊型波导则在两侧刻蚀掉一部分硅，保留一个脊和两边薄板，光场一部分散到薄板里。选哪种？我个人的习惯是：如果要做大尺寸器件（比如MMI），优先用脊型，刻蚀深度浅，工艺容差大；如果追求高集成度，就用条形，它的模式限制更强。
模式是什么？ 说白了就是光在波导截面上的“驻波形状”。对于硅光波导，通常只存在TE（电场在水平方向振动）和TM（电场在垂直方向振动）两种偏振模式。每种模都有对应的有效折射率 n_eff ，它决定了光沿波导传播的相位速度。
- 单模条件：波导宽度和高度要控制在某个范围内，只让基模（TE0/TM0）通过。我做过一个1.5μm宽、220nm厚的SOI波导，仿真显示TE0和TE1都能传——这就麻烦了，多模会导致相位混乱，影响干涉器件的性能。
- 有效折射率 n_eff：它不是材料的折射率，而是模式感受到的等效折射率。环境温度变化、波导截面变化都会改变 n_eff 。
经验之谈：我在一次项目里为了增加延迟线长度，把波导画得很窄（0.45μm），结果工艺做出来后实际宽度只有0.42μm，n_eff 偏移了0.03，导致MZI的干涉周期完全不对。后来我会在仿真时加上±20nm的工艺波动做蒙特卡洛分析。
3.2 耦合机制：光怎么进来，怎么出去
波导做再好，光进不来、出不去，全是白搭。耦合无非三种方式：
- 端面耦合：光纤和波导端面对准，直接对接。优点是宽带、偏振不敏感；缺点是耦合效率受对准精度影响极大，我还记得第一次手动耦合时，调了半天轴，效率只有10%。
- 光栅耦合器：在波导表面刻衍射光栅，光垂直或小角度入射。优点是便于晶圆级测试，缺点是对波长和偏振敏感，带宽有限。
- 倏逝波耦合（定向耦合器、MMI）：利用相邻波导之间的消逝场互相耦合。这是片上路由的核心。
我重点讲讲定向耦合器。两根平行波导靠得足够近（间距通常在200~500nm），光能量会周期性转移。耦合长度 L_c 取决于波导间距、宽度和波长。我在设计一个2×2开关时，需要精确控制耦合系数κ，结果仿真和实测差了15%，后来发现是波导侧壁粗糙导致折射率扰动，影响了消逝场分布。
曾经踩过的坑：定向耦合器对工艺波动太敏感了。我建议你在版图中做“调谐结构”——在耦合区旁边加加热电极，流片后通过热光效应微调κ。别指望仿真一步到位。
3.3 损耗：光在路上的“钱”
损耗是硅光芯片的“隐形杀手”。硅材料在1550nm波段本身吸收很小，但损耗主要来自三个方面：
| 损耗类型 | 典型值 | 来源 | 怎么降 |
|---|---|---|---|
| 传播损耗 | 1~3 dB/cm | 侧壁散射、材料吸收 | 优化刻蚀工艺、加包层 |
| 弯曲损耗 | 0.1~0.5 dB/90° | 模式辐射 | 用大弯曲半径（>5μm）或MMI弯 |
| 耦合损耗 | 3~6 dB/端面 | 模场失配、对准误差 | 用倒锥形波导、透镜光纤 |
| 散射/吸收损耗 | 0.5~2 dB/cm | 杂质、粗糙度 | 纯净工艺、后处理 |
嗯，这里要注意。传播损耗的瓶颈通常在侧壁粗糙度上。我在做长距离延迟线时（波导长度5cm），仿真显示传播损耗只有0.5 dB/cm，实测2.8 dB/cm——差了一个数量级。复盘发现是版图上画了90°急弯，实际流片后的侧壁垂直度不足，导致模式往外漏。后来我改用欧拉弯曲（曲率渐变），损耗降到了1.2 dB/cm。
弯曲损耗也有诀窍。普通圆弧弯的辐射损耗随半径指数下降，但半径大了面积就大。我会优先用“跑道型”结构——把弯曲半径设到6μm以上，然后在弯道旁边加置一小段“哑波导”吸收辐射光，避免串扰到相邻器件。
如果你在做大延迟线或谐振环，一定要把传播损耗和弯曲损耗一起扫参数，找到平衡点。我个人习惯用一个Python脚本扫半径从3μm到10μm，步长0.5μm，选出损耗和面积都满意的值。
3.4 知识体系一张图
为了帮你把这几块串起来，我画了下面这张图。你可以看到，模式是所有耦合和损耗的基础；耦合方式决定了芯片如何与外部或片上互联；损耗则最终影响信噪比和功耗预算。设计时需要从应用需求出发，反向选择波导类型、耦合方案和工艺余量。
3.5 实战中的避坑指南
最后，我把自己做波导设计时踩过的坑整理成一条条清单，你设计时对着检查一遍，能省下不少流片费：
- 单模条件别只信仿真：我会用公式 V = (2π/λ)·w·√(n_core² - n_clad²) 手算一遍，V < 2.405 时可能是单模，但要注意高阶模在短波长可能复活。我习惯在版图上画一段侧向渐变器，万一多模出现还能通过绝热过渡滤掉。
- 定向耦合器的间隙别画小于200nm：工艺上光刻/刻蚀的极限在180nm左右，画太小流片后间隙可能只有150nm，耦合长度直接偏掉一半。我一般留300nm以上，然后用较长耦合区域补偿。
- 光栅耦合器的周期加一个粗调：仿真时用标称周期，但流片后由于膜厚波动，峰值波长会漂移20~30nm。我建议你在光栅旁边留一个热调结构，或者在布局时设计一组不同周期的测试光栅。
- 弯曲半径宁可放大10%：多花一点面积，换来的损耗降低和工艺容差很值。我有个项目为了省面积把弯曲半径卡到5μm，结果流片回来有三个谐振环的Q值只有设计值的一半。
最后一条提醒：所有波导损耗数据请以实际流片结果为准，不要迷信仿真时那些“完美侧壁”假设。量产工艺的侧壁粗糙度通常在5~15nm RMS，仿真时务必把这个参数加进去。
以上就是硅光波导的基础三件套。模式、耦合、损耗，每个点拆开看都不难，但联在一起时就需要你从系统角度权衡。我个人做架构设计时，会先画一张像上面那样的知识体系图，把所有参数之间的影响箭头标出来，然后对着它逐一优化。这种办法虽然土，但管用。