1. 硅光矩阵乘加计算架构工程导论

硅光矩阵乘加计算架构，是把光域中的干涉、调制、分束与探测等物理过程，组织成可编程的矩阵乘加运算单元，并用电子电路完成控制、存储与结果读出的一类计算体系。它要解决的核心问题不是“光能不能算乘法”，而是“如何把光的高速、低损耗、波分复用能力，稳定地映射为可重复、可校准、可扩展的矩阵运算”。本课程的目标，是让学习者能够从器件、链路、架构到系统四个层次，理解并动手搭建一个可工作的硅光矩阵乘加计算原型。

课程目标与能力定位

完成本课程后，学习者应具备三类能力：第一，能读懂并绘制硅光矩阵乘加计算的技术栈，明确每一层承担的职责与接口；第二，能针对给定的矩阵规模、精度和吞吐需求，选择合理的调制方式、波长分配、探测方案与校准策略；第三，能对典型误差来源进行定位与补偿，例如热漂移、调制非线性、探测暗电流与波导损耗不一致。课程不追求复现某一款商用芯片，而是以可解释、可验证的工程方法为主线，让每个参数都有物理来源，每个结果都有判断依据。

硅光计算的核心价值

硅光计算的价值集中在三点。其一是高带宽与低互连损耗：光信号在波导中的传输损耗可低至约 1～3 dB/cm，且波长复用可让单根波导承载数十路并行信号，天然适合高维矩阵的行列并行。其二是低延迟与低功耗的乘加：在相干或干涉式结构中，乘法可由分束比与相位差直接实现，加法由光场叠加完成，理论上单次乘加的能量可远低于电子乘加。其三是与 CMOS 工艺兼容：硅波导、调制器、锗探测器可在同一平台上集成，便于与电子控制电路协同设计。

但必须强调，硅光计算并非“全光替代电子”。当前更现实的定位是：用光域完成高并行、低精度的矩阵乘加，用电子域完成高精度累加、非线性与存储。理解这一分工，是后续架构设计的前提。

矩阵乘加在 AI 与 HPC 中的负载特征

矩阵乘加（GEMM）是 AI 与 HPC 的核心负载。以一层全连接为例，输出向量 y = W·x + b，其中 W 为 M×N 权重矩阵，x 为 N 维输入。若 M=N=64，单层需要 4096 次乘加；在 Transformer 的注意力与投影层中，矩阵规模常达 1024×1024 以上，乘加次数超过百万级。这类负载的特征是：乘加密集、数据复用高、对并行度敏感，而对单次运算的绝对精度要求相对宽松——推理常用 8 bit 甚至更低，训练则需更高精度但可分层处理。

硅光架构恰好匹配“高并行、低精度、权重可预置”的场景。权重可在校准阶段写入相位或分束比，推理时输入向量以光强或光相位形式并行输入，一次传播即可完成一整行或一整列的乘加。因此，理解负载的维度、精度与复用模式，是选择架构的第一依据。

总体技术栈与工程挑战

硅光矩阵乘加计算的技术栈可自下而上分为五层：器件层（波导、分束器、移相器、调制器、探测器）、链路层（调制—传输—干涉—探测）、计算层（矩阵映射与乘加单元）、控制层（驱动、校准、温控）、系统层（光电协同、数据调度与精度管理）。每一层都有明确的输入输出与误差预算。

工程挑战主要来自四方面：一是相位与幅度误差，热光移相器的功耗与串扰会引入漂移；二是波长与温度敏感性，硅的折射率随温度变化约 1.8×10⁻⁴ /K，需闭环温控或实时校准；三是探测与噪声，锗探测器的暗电流与响应度不一致会降低有效位数；四是规模扩展，矩阵越大，校准参数越多，校准时间与精度之间的权衡越突出。

上图把技术栈与信号链放在同一视图中：左侧五层说明“谁负责什么”，右侧信号链说明“光如何完成一次乘加”，底部则给出四类误差预算。实际工程中，这四类误差往往同时出现，因此校准不是一次性动作，而是贯穿设计、流片、封装与运行的全过程。

一个可操作的入门示例

为便于后续章节展开，这里给出一个最小可验证的示例设定（均为教学假设，非实测结果）：目标完成 4×4 实数矩阵乘加，输入向量 x=[1.0, 0.5, 0.25, 0.125]，权重矩阵 W 的每一行归一化到 [0,1]。采用 4 路波长并行，每路对应一个输入分量；MZI 阵列的相位 φᵢⱼ 按 wᵢⱼ = cos²(φᵢⱼ/2) 映射。探测端读取 4 路电流，经跨阻放大与 ADC 后，在电子域完成求和与偏置补偿。

判断结果是否可信，可看三个指标：一是单路输出与理论值的相对误差是否小于 5%；二是四路之间的串扰是否低于 -20 dB；三是连续运行 10 分钟后输出漂移是否小于 3%。若漂移超标，优先检查温控与相位校准回路，而不是直接修改权重映射。这样的示例虽小，却完整覆盖了“输入—映射—传播—探测—判断”的闭环，后续章节将逐层放大其中的每个环节。