1. 课程导入与协同设计全景
当单通道电互连速率逼近 224 Gb/s、交换芯片容量迈向 51.2 Tb/s 时，传统可插拔光模块的功耗墙与面板密度墙同时逼近极限。以 51.2 Tb/s 交换机为例，若采用 32 个 1.6 Tb/s 可插拔光模块，仅模块本身功耗就约 480 W，加上 SerDes 重定时与 PCB 走线损耗，光互连部分可占整机功耗的 40% 以上。把光引擎从面板移入封装、让光与电在芯片边缘直接对接，正是本课程要讨论的协同设计问题。
一、协同设计的核心目标
光引擎与计算芯片的协同设计，不是把两个独立器件简单拼在一起，而是围绕三个可量化目标做联合优化。
- 能效目标：把每比特能耗从可插拔方案的 10～15 pJ/bit 压到 3 pJ/bit 以下。这要求驱动、跨阻放大、时钟恢复等电路与光器件在阻抗、摆幅、偏置上联合设计，而不是各自留足余量。
- 带宽密度目标：在芯片边缘每毫米长度上提供 1 Tb/s 以上的双向带宽。这直接约束了光引擎的通道间距、光纤耦合间距与封装基板的布线层数。
- 信号完整性目标：在 224 Gb/s PAM4 下，从计算芯片 SerDes 到光调制器的电链路插入损耗需控制在 6 dB 以内，回波损耗优于 10 dB，否则眼图闭合无法通过 FEC 门限。
这三个目标彼此耦合：降低摆幅可省功耗，但会恶化信噪比；提高通道密度可省面积，但会加剧串扰。协同设计的价值就在于把这些矛盾放在同一个设计空间里求解。
二、技术边界：哪些归电、哪些归光
明确边界是协同设计的第一步。一个典型的 1.6 Tb/s 光引擎，其内部可划分为电域、光电界面和光域三段。
电域负责高速信号的均衡、时钟恢复与驱动，通常由计算芯片侧的 SerDes 和光引擎内的驱动芯片共同承担。光电界面是调制器、光电探测器与驱动/跨阻放大器之间的接口，这里的阻抗匹配、偏置点和封装寄生是协同设计的核心战场。光域则包括波分复用器、光纤阵列与耦合结构，其损耗预算直接决定电域需要多大的发射功率。
边界判据示例：若调制器半波电压 Vπ 为 2 V，驱动器输出摆幅为 1.2 V，则调制效率不足，需在电域增加预加重或改用更低 Vπ 的调制器；若探测器响应度为 0.8 A/W，跨阻放大器输入等效噪声为 2 μA，则接收灵敏度约 −14 dBm，据此可反推光域允许的最大链路损耗。
三、典型应用场景
协同设计的需求强度随场景变化。在数据中心机架内互连中，传输距离 500 m 以内，主要矛盾是功耗与成本，光引擎可优先采用硅光调制器与粗波分复用。在 AI 训练集群的 GPU 间互连中，距离 100 m 以内但带宽需求极高，主要矛盾是带宽密度与延迟，需要光引擎与交换芯片共封装，并支持 8 通道以上并行。在长距骨干网中，距离 10 km 以上，主要矛盾是链路预算与色散，协同设计重点转向光域而非电域。
本课程后续章节将围绕这些场景，分别展开调制器驱动、跨阻放大、封装耦合、热管理与测试验证等具体设计方法。
四、从电互连瓶颈到光互连机遇的整体认知框架
下图给出本节的核心认知框架：左侧是电互连在速率、功耗、密度三个维度上遇到的瓶颈，中间是光引擎与计算芯片协同设计所涉及的四个关键接口，右侧是协同设计带来的三类收益。图中标注了关键参数与典型数值，便于建立量化直觉。
从图中可以看出，协同设计不是单点技术，而是四个接口的联合约束求解。电接口决定信号能否干净地到达调制器，光电接口决定调制效率与接收灵敏度，光接口决定链路预算，热/封装接口决定长期可靠性。任何一个接口留有余量不足，都会迫使其他接口付出额外代价。
五、一个量化示例：为什么协同能省功耗
假设一个 1.6 Tb/s 光引擎，采用 8 通道 200 Gb/s PAM4。若按可插拔方案，每通道需 SerDes 重定时、驱动、TIA、CDR 等，总功耗约 24 W，折合 15 pJ/bit。若改为共封装，去掉重定时，缩短电链路，驱动器摆幅从 1.2 V 降到 0.8 V，同时调制器 Vπ 从 3 V 降到 2 V，则驱动功耗约降为原来的 0.8²/1.2² × 2/3 ≈ 0.30，即驱动部分从 8 W 降到 2.4 W；接收端因链路损耗从 10 dB 降到 4 dB，TIA 输入光功率提高 6 dB，可降低跨阻增益要求，接收功耗从 6 W 降到 3 W。整体功耗约 9 W，折合 5.6 pJ/bit。若进一步优化偏置与均衡，可逼近 3 pJ/bit。这个示例说明，协同设计的收益来自多个接口的联合改善，而非单一器件的突破。
学习建议：后续章节中遇到任何参数，先问三个问题——它属于哪个接口？它与其他接口的哪些参数耦合？它的变化会如何影响能效、密度或信号完整性？带着这三个问题阅读，能把零散知识串成设计直觉。
六、本课程的知识地图
本课程将沿“瓶颈—接口—方法—验证”的主线展开。首先分析电互连瓶颈的量化边界，然后逐一深入四个接口的设计方法，包括驱动电路与调制器的联合优化、TIA 与探测器的噪声匹配、光纤耦合与波分复用的损耗预算、共封装的热管理与机械应力。最后通过测试验证与案例分析，把各接口的设计结果放回系统层面评估。每一章都会给出可复现的参数示例与判断依据，帮助读者建立从指标到实现的完整链路。
需要强调的是，协同设计没有唯一最优解。不同的应用场景、工艺平台和成本约束会导向不同的折中方案。本课程的目标不是给出标准答案，而是提供一套可迁移的分析框架和量化方法，使读者在面对新的光引擎与计算芯片组合时，能够自主判断关键矛盾并做出合理设计决策。