4. 硅光子与异质集成工艺平台

光互连系统架构的自由度，很大程度上不是由电路设计决定的，而是由底层工艺平台“允许你做什么”决定的。同样是 1.6T 光模块或 51.2T 交换芯片的 CPO 光引擎，选硅基光子、III-V 族异质集成、氮化硅还是薄膜铌酸锂，会直接改变可用的器件种类、可达到的集成密度、激光器的放置方式，以及最终能否进入量产。本节从工艺能力出发，分析这四类平台对系统架构设计自由度、集成密度和量产可行性的影响。

四类平台的工艺本质差异

理解平台差异，关键是看三件事：芯层材料与折射率差、是否自带光源、是否具备电光调制能力。

• 硅基光子（SiPh）：以 SOI 为衬底，Si 波导芯层（n≈3.48）与 SiO₂ 包层（n≈1.44）形成高折射率差，波导截面可做到 450nm×220nm，弯曲半径约 5～10μm。优势是 CMOS 兼容、可 300mm 晶圆量产；短板是硅为间接带隙，不能高效发光，且硅本身无线性电光效应（普克尔斯效应），调制只能靠载流子色散，效率与线性度受限。
• III-V 族异质集成：InP/GaAs 等直接带隙材料可发光、可高效调制，但晶圆尺寸通常为 100mm（4 英寸），成本高。异质集成通过晶圆键合或微转印，把 III-V 有源区“贴”到硅波导上，兼顾光源与硅基无源器件。
• 氮化硅（Si₃N₄）：芯层 n≈2.0，与 SiO₂ 折射率差小，波导损耗可低至 0.1dB/m 量级，但弯曲半径需 50～100μm，器件尺寸大。它透明窗口宽（可见到中红外），非常适合做低损耗无源器件和窄线宽谐振腔，但自身不能发光、调制效率低。
• 薄膜铌酸锂（TFLN）：LN 芯层（n≈2.2）键合在 SiO₂ 上，具备强普克尔斯效应，调制带宽可超 100GHz，且线性度好、插损低。但 LN 干法刻蚀难度大，晶圆尺寸多为 100～150mm，与 CMOS 产线兼容性弱于硅。

工艺如何决定架构设计自由度

设计自由度最直观的体现是“光源放在哪里”。硅基光子不能片上发光，架构上只有两条路：外置激光器通过光纤/光栅耦合进芯片（激光器在封装外，可靠性好但耦合损耗与通道数受限），或采用 III-V 键合/微转印把激光器集成到硅上（集成度高但良率与成本压力大）。这直接决定了 CPO 光引擎是“外置光源 + 无源分配”还是“片上光源 + 波分复用”的架构选择。

调制器选择同样受工艺约束。硅基载流子调制器在 50Gbaud 以上时线性度与消光比开始吃紧，若系统需要 100Gbaud 以上的 PAM4 或相干调制，TFLN 的强普克尔斯效应几乎是唯一能在单器件上同时满足高带宽与高线性的方案。氮化硅则因折射率差小、调制弱，通常只做无源合分波、延时线和窄线宽外腔，把调制功能交给与之混合集成的其他材料。

波分复用（WDM）架构的通道数也受平台限制。硅基与 TFLN 的微环/马赫-曾德尔滤波器弯曲半径小，可在数平方毫米内实现 8～16 通道密集复用；氮化硅微环半径大，同样通道数需要更大面积，但它的超低损耗让长延时、高 Q 值谐振腔成为可能，适合做窄线宽激光稳频和光频梳。

集成密度与量产可行性的权衡

集成密度上，硅基光子凭借高折射率差和 300mm 产线，单芯片可集成数千个器件，是 CPO 与硅光引擎的主流选择。III-V 异质集成密度取决于键合/转印的对准精度，微转印可实现 μm 级对准，但每颗有源器件的转移都带来良率损失，密度越高、良率越难保证。TFLN 器件尺寸介于硅与氮化硅之间，调制器长度通常为几毫米，密度中等。氮化硅密度最低，但胜在损耗极低。

量产可行性上，硅基光子最成熟，可与 CMOS 共用 300mm 产线，测试与封装已形成较完整生态。氮化硅无源器件量产成熟，但光源与调制需外挂。TFLN 的高速调制器已进入量产，瓶颈在 LN 刻蚀与 100～150mm 晶圆规模。III-V 异质集成的晶圆键合与微转印良率仍是最大挑战，适合高价值、小批量的场景。

混合集成：用工艺组合换架构自由

单一平台很难同时满足光源、调制、无源和量产的全部要求，因此实际系统越来越多采用混合集成。典型做法是：硅基光子负责高密度无源路由与探测，III-V 通过键合提供光源与增益，TFLN 或硅基调制器负责高速调制，氮化硅用于低损耗延时与滤波。这种“分工式”架构把每种材料的优势放在最合适的位置，代价是增加了键合、对准和热管理复杂度。

对系统架构师而言，工艺平台不是选型清单上的一个勾选项，而是决定光引擎通道数、光源方案、调制格式、封装形式和成本结构的底层约束。理解四类平台的真实能力边界，才能在 1.6T 及更高速率的光互连设计中做出可量产、可扩展的架构决策。