4. 封装材料与工艺选型

CPO光引擎的封装材料选型，本质上不是“挑最好的材料”，而是在光学性能、热机械可靠性、高频电性能、工艺窗口与成本之间做一组相互约束的折中。任何一个材料单独看指标优秀，放进叠层里都可能因为热膨胀系数（CTE）失配、模量不匹配或界面相容性差而失效。因此本节按“从下到上、从结构到界面”的顺序，逐层说明选型准则，并重点讲清材料之间的兼容性判据。

一、基板与中介层：先定CTE锚点，再谈布线

基板是整叠层的机械与热学基准。CPO模块通常采用ABF载板或玻璃基板，中介层则多为硅中介层（Si Interposer）或有机中介层。选型第一准则是CTE锚定：硅光芯片CTE约2.6 ppm/℃，硅中介层约2.6～3.2 ppm/℃，而常规ABF载板CTE约12～17 ppm/℃。若硅光芯片直接贴装到高CTE载板上，回流或温循时焊点将承受显著剪切应变。

工程上常用两条路径：一是引入硅中介层作为CTE过渡，把芯片到载板的CTE差从约10 ppm/℃降到约3 ppm/℃量级；二是采用玻璃基板，其CTE可调至3～8 ppm/℃，且刚性好、翘曲小。中介层选型还需关注布线密度与损耗：硅中介层可做亚微米线宽，适合高密度电互连，但需注意其衬底损耗；有机中介层成本低、尺寸大，但线宽通常只能到2/2 μm以上。示例性判断：当单通道速率≥100 Gbps且通道数≥8时，优先评估硅中介层或玻璃基板方案。

二、盖板与热界面材料：热路径决定光学稳定性

盖板（Lid）承担机械保护与散热双重角色，常用材料为可伐合金、铜钨（CuW）或陶瓷。选型要点是盖板CTE应尽量接近其下方基板/中介层，否则盖板本身会成为翘曲驱动源。例如CuW（CTE约6～9 ppm/℃）配硅中介层较温和，而纯铝盖板（CTE约23 ppm/℃）在大尺寸封装中易引入明显翘曲。

热界面材料（TIM）分TIM1（芯片—盖板）与TIM2（盖板—散热器）。选型核心是热阻与泵出（pump-out）稳定性。硅光芯片热流密度可达50～150 W/cm²，TIM1宜选高导热、低模量、抗泵出的相变材料或金属基TIM，导热系数示例性目标≥5 W/(m·K)，界面热阻≤0.1 cm²·K/W。需注意：TIM过厚会显著抬高结温，而硅光器件的波长漂移对温度敏感（典型约0.08～0.1 nm/℃），因此热路径设计直接决定光学指标是否可锁定。

三、粘接胶、底部填充与光学胶：界面相容性是关键

粘接胶用于芯片/盖板固定，底部填充（Underfill）用于保护焊点，光学胶用于光纤阵列与光栅耦合界面。三者共同点是都处于异质界面，选型必须同时看固化条件、CTE、模量、吸湿性与光学透过率。

底部填充胶的选型准则：CTE应介于芯片与基板之间（示例性目标20～35 ppm/℃），玻璃化转变温度Tg应高于最高工作温度（建议≥125℃），模量适中以避免把应力传递给脆性硅光芯片。毛细底部填充（CUF）工艺窗口窄，需控制点胶温度与流速；非导电膜（NCF）则更适合细间距、低空洞场景。

光学胶的选型最特殊：除折射率匹配（通常要求与光纤/波导折射率差≤0.02）外，还必须满足低收缩、低黄变、耐温循环。紫外固化胶固化快但收缩率可达2%～5%，可能引起耦合位移；热固化胶收缩低但工艺时间长。示例性做法：先以低收缩热固化胶做结构固定，再用折射率匹配的UV胶做光学界面，二者分区使用以避免相互污染。

四、选型决策与兼容性验证

把上述材料放在一起，可形成一张以“热—机—光—工艺”四维约束为核心的选型关系图。下图给出各层材料之间的主要约束方向与兼容性检查点，便于在方案评审时逐项核对。

实际执行时，建议按以下顺序推进选型：第一步，根据芯片尺寸与通道数确定基板/中介层CTE目标，锁定热学锚点；第二步，依据热流密度选择TIM1与盖板材料，核算结温与波长漂移预算；第三步，根据焊点间距与光学面位置选择底填胶与光学胶，明确固化顺序与分区；第四步，制作叠层验证样件，做−40～125℃温循、85℃/85%RH吸湿与耦合损耗跟踪。示例性判据：温循500次后耦合损耗变化≤0.5 dB、界面无分层、光学胶透过率下降≤2%，可认为该材料组合通过兼容性验证。