2. 硅光平台基础

硅光平台的核心,是把光场约束在硅材料及其邻近介质中,并借助成熟的CMOS工艺实现片上光路的批量制造。理解这一平台,需要同时抓住两条主线:一条是“光怎么走、怎么分、怎么变、怎么测”的器件物理;另一条是“能做什么、不能做什么”的工艺约束。二者共同决定了硅光芯片的设计空间。

SOI波导:把光锁在硅里

硅光最常用的衬底是SOI(Silicon-On-Insulator),典型结构为:顶层硅(器件层,厚度常见220 nm或340 nm)、埋氧层BOX(约2~3 μm)、硅衬底。埋氧层折射率约1.44,远低于硅的约3.48,形成强折射率差,使光在垂直方向被限制在顶层硅内。水平方向则通过刻蚀形成条形或脊形波导,利用硅与包层(空气或SiO₂)的折射率差实现横向约束。

单模条件与波导尺寸直接相关。以220 nm顶层硅为例,条形波导宽度约450~500 nm时可近似单模传输,对1550 nm波段有效折射率约2.4。若宽度过大,会出现高阶模;过小则模式泄漏到衬底,损耗急剧上升。脊形波导(如刻蚀深度约70~100 nm)则适合需要低损耗、较大模式体积的场合,但弯曲半径会增大。弯曲波导的辐射损耗随半径减小而指数上升,典型单模条形波导的弯曲半径约5~10 μm,脊形波导则常需20 μm以上。

工艺约束在这里非常具体:顶层硅厚度由晶圆厂决定,设计者不能随意选择;刻蚀深度、侧壁粗糙度、线宽偏差都会影响有效折射率和损耗。侧壁粗糙度引起的散射损耗是硅波导的主要损耗来源之一,典型单模波导传输损耗约1~3 dB/cm。因此,版图设计必须遵守晶圆厂提供的设计规则,包括最小线宽、最小间距、刻蚀层次等。

SOI波导截面与模式约束示意 包层 / 空气(n≈1.0) 顶层硅 220 nm(n≈3.48) 波导芯 450 nm 埋氧层 BOX 2 μm(n≈1.44) 硅衬底(n≈3.48) 光模场 关键参数与约束 顶层硅厚度:220 nm / 340 nm(晶圆厂固定) 单模宽度:约450~500 nm @1550 nm 有效折射率 neff ≈ 2.4(条形波导) 弯曲半径:条形 5~10 μm,脊形 ≥20 μm 传输损耗:约1~3 dB/cm(侧壁散射主导) 工艺偏差:线宽±10 nm → neff漂移 → 相位误差 强折射率差(Δn≈2.0)实现亚微米级光约束,但尺寸偏差对相位极其敏感 设计必须在晶圆厂设计规则内进行,不能自由选择层厚与刻蚀深度

硅基无源器件:分光、耦合与滤波

无源器件负责光的传输、分配、耦合和波长选择。最基础的是定向耦合器:两根波导靠近时,模式重叠导致能量周期性交换。耦合长度与波导间距、宽度密切相关。例如,220 nm顶层硅、500 nm宽波导,间距200 nm时,耦合长度约10~20 μm量级。基于定向耦合器可以构建分束器(1×2、2×2)、马赫-曾德尔干涉仪(MZI)和环形谐振器。

MZI由两个耦合器和两段臂组成,臂长差ΔL决定自由光谱范围FSR。公式为FSR = λ²/(ng·ΔL),其中ng为群折射率,硅波导中约4.2。若需要FSR为20 nm,在1550 nm处ΔL约为28 μm。MZI可用于滤波、调制和开关。环形谐振器则利用环与直波导的耦合,在谐振波长处光被耦合进环并损耗,形成陷波或带通。品质因子Q取决于环的损耗和耦合系数,典型值可达10⁴~10⁵。

光栅耦合器是芯片与光纤之间的关键接口。由于硅波导模场尺寸约0.5 μm,而单模光纤模场约10 μm,直接耦合损耗极大。光栅耦合器通过周期性结构将垂直入射光衍射进波导,典型耦合损耗约2~5 dB,带宽约30~40 nm。其工艺约束包括光栅周期、刻蚀深度和填充因子,这些参数对波长和偏振非常敏感。相比之下,端面耦合器需要将波导模场通过锥形结构扩展到约3 μm,再与光纤对接,损耗可低至1 dB以下,但需要精确的端面切割和对准。

调制器:用电压控制光的相位与强度

硅的线性电光效应(普克尔斯效应)很弱,因此硅光调制器主要依靠等离子体色散效应:通过注入或耗尽载流子改变硅的折射率和吸收。最常用的是反向偏置PN结嵌入波导的耗尽型调制器。当施加反向电压时,耗尽区展宽,载流子浓度下降,有效折射率增加,相位改变。相位变化Δφ = (2π/λ)·Δneff·L,要获得π相移,典型L约1~3 mm,Vπ·L约1~2 V·cm。

将PN结放在MZI的一臂或两臂中,即可将相位调制转换为强度调制。调制带宽受RC时间常数限制,典型硅光调制器带宽约20~50 GHz。工艺约束包括:掺杂浓度和剖面决定调制效率和损耗,掺杂越重,调制越强但损耗越大;PN结位置必须与光模场精确对准,偏差几十纳米就会显著降低效率。此外,硅波导中双光子吸收和自由载流子吸收会限制光功率,通常片上光功率控制在10~100 mW量级。

探测器:把光变成电

硅在1550 nm波段几乎不吸收光(带隙约1.12 eV,对应吸收边约1100 nm),因此不能直接做探测器。硅光平台通常采用异质集成:在硅波导上外延或键合Ge(锗),利用Ge在1550 nm的强吸收形成PIN或雪崩光电二极管。典型Ge探测器响应度约0.8~1.0 A/W,暗电流约nA~μA量级,带宽可达30~50 GHz。

另一种方案是III-V材料键合,如InGaAs探测器,性能更优但工艺复杂、成本高。工艺约束包括:Ge外延的缺陷密度影响暗电流,退火温度影响掺杂分布,金属接触的欧姆接触质量影响串联电阻和带宽。探测器通常需要偏置电压,反向偏置可提高带宽但增加暗电流,设计时需在灵敏度和速度之间折中。

设计检查要点:在硅光版图提交前,应逐项核对:波导宽度与弯曲半径是否满足单模与低损耗要求;耦合器周期与刻蚀深度是否匹配目标波长;调制器掺杂窗口与光模场是否对准;探测器Ge区域是否与波导端面重叠充分;所有层次是否满足晶圆厂最小线宽与间距规则。

总体来看,硅光平台的能力边界由材料属性与工艺规则共同划定。SOI波导提供了强约束和低损耗的传输基础,无源器件实现了分光与耦合,调制器和探测器则完成了电光转换。设计者的任务,是在这些约束下找到性能、尺寸与良率的平衡点。