1. 课程导入与硅光PIC全景

硅光PIC（Silicon Photonic Integrated Circuit，硅基光子集成电路）是把光源、波导、调制器、探测器、耦合器、分束/合束器、滤波器等功能单元，通过硅基CMOS兼容工艺集成在同一芯片上的光电子系统。它处理的核心信号是光，而不是电压或电流：电信号负责“算”和“控”，光信号负责“传”和“连”。理解这一点，是理解整门课程所有设计方法的起点。

为什么要把光路做进芯片？传统分立光模块由激光器、透镜、光纤、调制器、探测器等独立器件拼装而成，体积大、对准难、通道数受限。硅光PIC用光波导替代自由空间光路，把“对准”变成版图上的几何关系，把“拼装”变成一次流片。由此带来三个直接优势：其一，高集成度，单芯片可容纳数十甚至上百个光器件；其二，与CMOS工艺兼容，可借助成熟晶圆产线实现批量制造与成本摊薄；其三，电光协同，调制器、探测器与驱动、跨阻放大器可在同一封装内协同设计，缩短电互连长度、提升带宽。代价同样明确：硅本身不发光，光源需外置或异质集成；硅的线性电光效应弱，调制依赖载流子色散效应，带来损耗与相位非线性；波导对温度敏感，需要温控或热补偿。

从应用看，硅光PIC的主战场是数据中心光互连，典型形态是400G/800G乃至1.6T的可插拔光模块和CPO（共封装光学）。其次是电信骨干与城域网的相干收发，利用硅光实现90°光混频与高速IQ调制。再往外延伸，是激光雷达（FMCW测距）、光计算与光互连、生物传感与片上光谱仪。不同应用对PIC的要求差异很大：数据通信用强度调制+直接检测（IM-DD），追求低成本、低功耗、高通道密度；相干通信用相位调制+相干接收，追求高信噪比与窄线宽；传感则更关注灵敏度与波长稳定性。设计方法必须与应用场景绑定，不能一套版图打天下。

从系统架构看，硅光PIC可以分成五个层次来理解。最底层是材料与工艺层：220nm SOI、90nm/130nm/180nm CMOS、深紫外光刻、刻蚀、掺杂、锗外延。往上是器件层：波导、弯曲、交叉、MMI、定向耦合器、微环、MZI、调制器、探测器、光栅耦合器。再往上是功能模块层：分束/合束网络、波分复用/解复用、偏振分集、光开关矩阵、相干混频。再往上是链路层：发射链路（激光器→调制器→复用→耦合输出）与接收链路（耦合输入→解复用→探测器→TIA）。最顶层是系统与封装层：光纤耦合、电接口、驱动与TIA、温控、封装形式（可插拔/CPO）。这五层不是孤立的，器件参数会直接决定链路预算，链路预算又反过来约束器件指标。

设计方法上，本课程会沿着“指标→架构→器件→版图→验证”的主线推进。指标来自应用：比如一个800G DR8模块，8通道、每通道100G PAM4、传输500m，就要求调制器带宽≥35GHz、消光比≥4dB、插损≤6dB、探测器响应度≥0.8A/W。架构决定通道数与复用方式：DR8用8个独立波长或8根光纤，FR8用8个波长复用进一根光纤。器件设计要落到具体参数：波导宽度450nm、高度220nm、刻蚀深度70nm，单模条件由模式分析确定；MMI分束器用自成像原理，长度由拍长决定；微环半径通常5~10μm，Q值由耦合系数与损耗共同决定。版图阶段要处理布线、交叉、热串扰、工艺设计规则。验证阶段则用S参数、眼图、误码率、链路预算来闭环。

下面这张图给出硅光PIC从材料到系统的分层架构，以及每层对应的关键对象与设计关注点。它不替代正文，而是帮助你在后续章节中随时定位“当前学的是哪一层、它和上下层如何耦合”。

这张图里有一个容易被忽略但非常重要的关系：上层指标会向下“压”出器件规格，而下层工艺能力又会向上“限”住架构选择。例如，若工艺只能做到3dB/cm的波导损耗，那么长距离片上延迟线就不现实；若调制器只能做到30GHz带宽，那么单通道100G PAM4的架构就要重新评估。设计不是单向的，而是上下反复折中。

后续章节会按这条主线展开：先讲波导与无源器件，再讲调制器与探测器，然后讲功能模块与链路预算，最后讲版图、封装与测试。你在学习每一章时，都可以回到这张五层图，问自己三个问题：这一层解决什么问题？它的关键参数是什么？它和上下层的接口是什么？把这三个问题答清楚，硅光PIC的设计方法就不再是一堆零散知识，而是一套可以推演的系统。

最后需要明确本课程对“设计方法”的定位：它不是单纯讲器件物理，也不是单纯讲版图工具，而是讲如何从系统指标出发，逐层分解到可制造、可验证的PIC。你最终要能回答：给定一个应用需求，我该选什么架构、用什么器件、定什么参数、如何验证它是否达标。这正是接下来29章要共同完成的任务。