1. 硅光PIC版图设计导论

硅光子集成电路（Silicon Photonic Integrated Circuit，Si-PIC）把光波导、调制器、探测器、耦合器、热光相移器等光学器件，与驱动、跨阻放大、控制等电子电路集成在同一芯片或同一封装内。它与传统CMOS电路最大的差别在于：版图上一条线的宽度、间距、拐角半径、相邻距离，直接决定的是光的模式、损耗、相位与串扰，而不是简单的连通关系。因此，硅光PIC版图设计不是"把原理图连起来"的收尾工作，而是决定芯片能否按预期工作的核心工程环节。

硅光PIC的技术定位

从系统层级看，硅光PIC通常位于光模块或光互连链路的中间层：电信号由驱动器送入，经调制器转换为光信号，通过波导网络路由、复用/解复用，再由耦合结构输出到光纤；接收方向则相反，光经耦合器进入芯片，由波导送到探测器，转换为电流后由TIA读出。硅光平台的价值在于用成熟的CMOS工艺实现高密度、可批量制造的光学集成，但代价是设计自由度受工艺约束：波导厚度、刻蚀深度、掺杂窗口、金属层数都由代工厂的PDK固定。

这意味着版图工程师面对的不是"想画什么就画什么"，而是在PDK允许的几何与材料参数内，把光学性能、电学性能、工艺良率和封装接口同时满足。硅光PIC的典型组成可以概括为：无源波导网络（直波导、弯曲、分束/合束、交叉）、有源器件（调制器、探测器、热相移器）、电学互连（金属走线、通孔、焊盘）、光接口（光栅耦合器或端面耦合器）以及必要的监测与测试结构。

版图设计在PIC开发流程中的角色

一个典型的硅光PIC开发流程可以抽象为：系统指标分解 → 器件选型与链路预算 → 原理图/网表设计 → 版图实现 → DRC/ERC与光学规则检查 → 流片 → 晶圆测试与封装测试 → 迭代改版。版图设计处在"原理图"与"流片"之间，是把抽象连接关系变成可制造几何图形的唯一通道。它同时向上承接链路预算（例如总插损预算、调制效率、带宽目标），向下约束封装与测试（耦合方式、焊盘排布、测试结构位置）。

与数字电路版图不同，硅光版图必须同时处理两类规则：一类是代工厂的制造规则（最小线宽、最小间距、密度、开窗、金属覆盖等），另一类是光学规则（弯曲半径下限、波导间耦合长度、交叉角度、模式失配、热串扰距离等）。前者决定"能不能做出来"，后者决定"做出来能不能用"。

版图工程师的职责边界

版图工程师的核心职责，是在PDK与设计规则约束下，把原理图网表转化为可制造、可测试、性能可预期的GDSII版图。具体包括：器件几何尺寸与朝向的确定、波导路径与弯曲半径的选择、交叉与过渡结构的实现、金属走线的宽度与长度控制、焊盘与光耦合器的布局、以及DRC/ERC/光学规则检查与修复。

但版图工程师并不单独决定器件物理模型、工艺参数、系统链路预算、封装形式与最终测试判定标准。这些需要与器件工程师、系统工程师、封装测试工程师协同。明确这条边界很重要：版图工程师不能因为"画得下"就随意缩小弯曲半径或拉近波导间距，也不能因为"连得通"就忽略热串扰与电学寄生。遇到指标冲突时，正确做法是回到链路预算与PDK约束中找依据，而不是凭经验拍板。

典型设计数据流与交付物

硅光PIC版图的典型数据流可以概括为：设计输入（系统指标、PDK、器件库、原理图网表、封装测试接口要求）→ 版图实现（器件放置、波导布线、电学走线、光耦合布置）→ 规则检查（DRC、ERC、光学规则）→ 交付物（GDSII、版图报告、检查记录、测试结构说明）→ 流片。检查不通过时返回版图修改，形成迭代回路。

其中，GDSII是最终交付给代工厂的几何数据；版图报告记录关键设计决策与参数（如弯曲半径取值、波导间距、金属长度）；检查记录用于证明版图已通过代工厂规则与内部光学规则；测试结构说明则告诉测试工程师如何利用版图上的监测结构定位问题。这四类交付物共同构成"可复现、可追溯、可迭代"的版图工程闭环。