4. 硅光核心器件选型与版图实现

硅光MPW流片的核心矛盾在于：你只能在晶圆上占据极其有限的面积，却要在这块面积里塞进完整的光电链路。因此，器件选型不是“挑最好的”，而是“在工艺约束、损耗预算、带宽需求和版图面积之间找平衡”。本节围绕九类核心器件——波导、定向耦合器、MMI、Y分支、光栅耦合器、边缘耦合器、调制器、探测器、热光相移器——讨论它们的参数化单元（PCell）如何建立、关键参数如何影响性能，以及在版图中如何正确调用与拼接。

一、从“器件库”到“参数化单元”

在硅光版图工具（如KLayout、Luceda IPKISS、Synopsys OptoDesigner）中，器件通常以PCell形式提供。PCell的本质是一段带参数的几何生成脚本：你给定宽度、长度、间隙、掺杂窗口等参数，它自动生成满足DRC的版图图形，并附带一个用于仿真的紧凑模型（compact model）。选型的第一步，是确认代工厂PDK中每个器件的“可调参数范围”和“禁止参数组合”。

以最常见的条形波导为例，典型参数包括：芯层宽度W、刻蚀深度（浅刻蚀/深刻蚀）、侧壁角度、包层厚度。在SOI平台上，单模条件通常对应W ≈ 450–500 nm、刻蚀深度约220 nm。若把宽度拉到600 nm以上，虽然损耗略降，但会激发出高阶模，导致后续MMI和耦合器性能劣化。因此波导PCell的选型原则是：先锁定单模条件，再在单模窗口内优化损耗与色散。

二、无源器件：耦合与分束的参数取舍

定向耦合器（DC）依靠两根波导的倏逝场耦合实现分光，关键参数是间隙gap和耦合长度Lc。在220 nm SOI平台上，gap通常取180–250 nm；gap越小，耦合越强，Lc越短，但工艺波动敏感度急剧上升。一个实用的折中是：gap = 200 nm，通过弯曲耦合区或增加ΔW来微调耦合系数，使分光比在±5%以内。

MMI（多模干涉耦合器）的选型逻辑不同：它依赖自成像效应，参数为多模区宽度Wmmi、长度Lmmi和输入/输出波导数N。1×2 MMI的典型尺寸为Wmmi ≈ 6 μm、Lmmi ≈ 20 μm，插损可做到0.2 dB以下，且对波长不敏感。但MMI的相位关系固定，若需要任意分光比，仍需回到DC。Y分支则用于等分且相位一致的场景，其关键参数是张角θ和锥形长度Ltaper；θ过大会激发高阶模，通常控制在1°以内，配合Ltaper ≈ 10–20 μm。

三、有源器件：调制器、探测器与热光相移器

调制器选型首先要区分类型：载流子耗尽型（PN结）带宽高、损耗低，适合高速链路；载流子注入型（PIN）调制效率高但带宽受限。以PN结马赫-曾德尔调制器为例，PCell参数包括掺杂浓度、结位置、调制臂长度Lmod。典型VπL约1–2 V·cm，若目标Vπ = 4 V，则Lmod ≈ 2.5–5 mm。这个长度直接决定版图面积，也决定驱动电路的摆幅要求。

探测器通常采用Ge吸收层，PCell参数包括Ge区长度、掺杂梯度、偏压。响应度目标一般>0.8 A/W，暗电流<1 μA。热光相移器则是最“老实”的器件：加热长度Lheat、加热器宽度、与波导的间距。硅的热光系数约1.8×10⁻⁴ /K，要产生π相移，典型功耗约20–50 mW，对应Lheat ≈ 100–300 μm。选型时要权衡：加热器离波导太近会引入吸收损耗，太远则功耗飙升。

四、版图调用：端口对齐与层次化

PCell调用不是简单拖拽。每个器件在版图中都有明确定义的光端口（optical port）和电端口（electrical port），端口带有位置、朝向和模式信息。调用时必须保证：相邻器件的端口坐标重合、朝向相反、模式匹配。例如，把MMI的输出端口直接连到波导PCell的输入端口，若两者宽度不一致，需要插入锥形过渡（taper），否则会引入额外反射。

层次化设计是控制复杂度的关键。建议把“波导+taper+MMI”封装成一个子单元，把“调制器+电极+热光相移器”封装成另一个子单元，顶层只负责子单元之间的连接和全局光路。这样做的直接好处是：修改某个子单元的参数时，顶层连接关系不变，DRC和LVS的检查范围也可控。

五、选型检查清单

最后需要强调：所有示例参数都是教学假设，实际流片必须以代工厂PDK文档和DRC规则为准。选型的终点不是“参数好看”，而是“在MPW的有限面积内，整条链路的光电预算能够闭合”。