📚 课程目录第2章芯片贴装材料案例

2. 芯片贴装材料案例

芯片贴装（Die Attach）是封装工艺中决定器件散热能力、机械可靠性与电学性能的第一道关键界面。它把裸芯片背面与基板、引线框架或封装载板连接起来，同时承担三个功能：固定芯片、导出热量、提供电学通路（对功率器件或需要背电极接地的芯片而言）。本节以导电银胶与焊料两类主流材料为对象，讨论它们的选型依据、工艺窗口、界面结合机制，以及空洞与热阻之间的定量关系。

一、两类材料的本质差异

导电银胶属于聚合物基复合材料：环氧树脂或聚酰亚胺基体提供粘接强度，片状或球状银粉在固化后形成渗流导电网络。它的典型银含量为 70%～85%（质量分数），固化温度 120～175℃，固化时间 30～90 min。焊料属于金属连接材料，常用 SnAgCu（SAC305，熔点约 217℃）、SnPb（183℃）或高温的 AuSn（280℃）、纳米银烧结（200～250℃、加压）。焊料通过冶金反应形成金属间化合物（IMC）实现连接，导热系数可达 30～60 W/(m·K)，而导电银胶通常只有 3～10 W/(m·K)，两者相差约一个数量级。

选型的核心矛盾由此展开：银胶工艺温度低、应力小、适合薄芯片与热敏感器件，但导热差、存在固化收缩与吸湿；焊料导热好、连接强度高，但高温工艺会引入热应力，且 IMC 生长与空洞控制更复杂。

二、选型依据：从热、力、电、工艺四个维度判断

实际选型不是简单比较导热系数，而是先明确约束条件。以一颗 5 mm×5 mm、功耗 3 W 的功率芯片为例，若允许结温 Tj 最高 125℃、环境 85℃，则允许的总热阻为 (125−85)/3 ≈ 13.3 K/W。芯片自身热阻约 1～2 K/W，基板与散热器约 5～6 K/W，留给贴装层的预算约 5～7 K/W。按一维热阻公式 R = t/(k·A)，取贴装层厚度 t = 25 μm、面积 A = 25 mm² = 2.5×10⁻⁵ m²：

银胶：k = 5 W/(m·K)
R = 25e-6 / (5 × 2.5e-5) = 0.2 K/W（理想无空洞）

焊料：k = 50 W/(m·K)
R = 25e-6 / (50 × 2.5e-5) = 0.02 K/W（理想无空洞）

理想情况下两者都远小于预算，说明单看材料导热系数并不足以决定选型。真正的差异来自空洞率、界面接触热阻和厚度控制。若银胶层空洞率达 20%，有效导热系数近似按并联模型下降，实际热阻可能升至 0.3～0.5 K/W；而焊料层若出现 10% 面积空洞，局部热流集中会使峰值温度显著上升。因此选型应遵循以下判断顺序：

热流密度优先：功率密度 > 50 W/cm² 或要求 R_th < 1 K/W 时，优先焊料或烧结银；低功耗、热流均匀的器件可用银胶。
应力与芯片厚度：芯片厚度 < 100 μm 或面积 > 10 mm² 时，焊料冷却收缩产生的剪切应力易导致芯片开裂或分层，银胶的低模量更有优势。
电学要求：需要背电极低阻接地或大电流通路时，焊料的体电阻率低一个数量级，且 IMC 界面接触电阻更稳定。
工艺兼容性：后续还有二次回流（如 BGA 植球）时，若贴装用 SAC305，二次回流峰值温度必须低于其熔点，否则贴装层会重熔；此时可选用高温焊料（AuSn、SnSb）或银胶。
可靠性与环境：汽车、户外场景需考虑银胶吸湿与电化学迁移，焊料需考虑热循环下 IMC 生长与 Kirkendall 孔洞。

三、工艺窗口：温度曲线与关键控制点

导电银胶的工艺窗口由固化曲线定义。典型环氧银胶的推荐曲线为：以 2～3℃/s 升温至 100℃ 保温 15 min（排溶剂、降低气泡），再升至 150℃ 保温 60 min 完成固化。升温过快会导致溶剂暴沸形成空洞；保温不足则固化度低、银粉接触不充分，体积电阻率偏高。判断固化是否充分可用 DSC 测残余放热，或测玻璃化转变温度 Tg，通常要求固化度 > 95%。

焊料的工艺窗口由回流曲线定义，分为预热、保温、回流、冷却四段。以 SAC305 为例：预热 150～180℃、保温 60～90 s 使助焊剂活化并均温，回流峰值 235～245℃、高于液相线 217℃ 约 20～30℃，液相时间 45～90 s，冷却速率控制在 2～4℃/s。峰值过低会导致润湿不良、虚焊；过高或液相时间过长会使 IMC 过度生长。冷却过快则晶粒细、强度高，但残余应力大。

工艺窗口的验证方法：银胶用剪切强度测试（> 5 MPa 为合格）与热阻测试；焊料用 X-ray 检测空洞率、剪切强度与截面 SEM 观察 IMC 厚度（1～3 μm 为佳）。

四、界面结合机制与失效路径

银胶的界面结合以机械锚合和物理吸附为主。银片与芯片背面镀层（常见 Ti/Ni/Ag 或 Cr/Au）之间是金属-金属接触，但基体树脂并不与金属形成化学键，因此界面强度依赖表面粗糙度与清洁度。若芯片背面存在氧化或有机污染，界面会出现弱边界层，热循环后从边缘起裂分层。

焊料的界面结合是冶金结合。以 SAC305 焊接镀 Ni/Au 芯片与 Cu 基板为例，回流时 Sn 与 Cu 反应生成 Cu₆Sn₅，与 Ni 反应生成 (Cu,Ni)₆Sn₅，靠近 Cu 侧还会形成 Cu₃Sn。IMC 本身是必要的连接层，但过厚（> 5 μm）会因脆性增加而在热循环中开裂。长期高温老化时，Cu₃Sn 与 Cu₆Sn₅ 界面因 Cu 与 Sn 扩散速率不同形成 Kirkendall 孔洞，导致界面剥离。

五、空洞与热阻的定量关系

空洞是两类材料共同的核心问题，但成因不同。银胶空洞主要来自溶剂挥发、固化收缩和点胶时卷入空气；焊料空洞主要来自助焊剂挥发物被包裹、氧化膜阻碍润湿以及界面润湿不完全。

空洞对热阻的影响可用有效导热系数近似估算。设贴装层面积为 A、厚度 t，空洞面积占比为 φ，空洞内为空气（k_air ≈ 0.026 W/(m·K)），则有效热阻近似为：

R_eff ≈ t / [k_material × A × (1 − φ)]

以银胶 k = 5 W/(m·K)、t = 25 μm、A = 25 mm² 为例：
φ = 0%  → R = 0.20 K/W
φ = 10% → R = 0.22 K/W
φ = 20% → R = 0.25 K/W
φ = 50% → R = 0.40 K/W

该估算假设空洞均匀分布，实际空洞若集中在芯片中心或边缘，会造成局部热流拥挤，峰值结温远高于平均值。因此工程上通常要求：银胶空洞率 < 10%，焊料空洞率 < 5%（功率器件要求 < 2%）。控制手段包括：银胶采用真空点胶或分段固化；焊料优化助焊剂活性、采用真空回流或甲酸气氛回流，并保证基板与芯片镀层可焊性。

空洞率不能只看总面积占比。一个位于芯片中心、占面积 3% 的贯通空洞，对热阻和可靠性的危害可能大于分散在边缘的 8% 小空洞。X-ray 检测应同时记录空洞位置与最大单孔尺寸。

六、选型决策示例

综合以上分析，可形成如下判断路径：若器件功率密度高、要求低热阻且能承受 240℃ 以上工艺，选焊料；若芯片薄、面积大、热敏感或后续有二次回流，选银胶或高温焊料；若要求低应力且热流密度中等，银胶更稳妥；若要求高导热且允许加压烧结，纳米银烧结是介于两者之间的方案。实际选型应结合热仿真、剪切强度测试与热循环试验共同验证，而不是仅凭材料手册的单一参数决定。