4. 晶圆级封装材料与工艺

晶圆级封装(WLP)把传统封装中的引线键合、基板互连等步骤前移到晶圆上完成,其核心是在芯片表面直接构建多层金属布线与介质层,形成扇入或扇出型互连。这一过程涉及四类关键材料:重布线层(RDL)介质、光刻胶、聚酰亚胺(PI)与聚苯并噁唑(PBO),以及临时键合/解键合材料。它们共同决定了封装的线宽/线距、热机械可靠性、工艺窗口与最终良率。

一、重布线层介质:RDL 的“绝缘骨架”

RDL 的作用是把芯片周边密集的铝焊盘重新分布到更大间距、更易焊接的铜凸点位置。铜线之间必须由介质层隔离,介质层同时承担应力缓冲、防潮与平坦化功能。常用材料分为无机与有机两类:无机介质以 SiO₂、SiN、SiCN 为代表,介电常数约 3.5~7,热膨胀系数(CTE)约 0.5~3 ppm/℃,与硅匹配好,但沉积温度高(200~400 ℃)、厚度受限,通常仅 0.2~1 μm,适合做钝化与阻挡层;有机介质以 PI、PBO 为主,可旋涂成 2~10 μm 厚膜,CTE 约 20~60 ppm/℃,能吸收铜与硅之间的热失配应力,是扇出型 RDL 的主流选择。

以两层 RDL 为例,典型流程为:在钝化后的晶圆上旋涂 PI 或 PBO 并固化,形成第一层介质;溅射 Ti/Cu 种子层(Ti 约 50 nm、Cu 约 100~200 nm);涂光刻胶、曝光显影开出布线窗口;电镀铜至 3~5 μm;去胶并闪蚀种子层;再涂第二层介质、开孔、做第二层铜。线宽/线距在扇出封装中常做到 2/2 μm 至 5/5 μm,介质厚度与铜厚之比影响阻抗与应力,需在电学与机械之间折中。

二、光刻胶:图形转移的“临时模具”

光刻胶在 RDL 中不留在最终结构里,但决定了能做出多细的线。按曝光波长可分为 g 线(436 nm)、i 线(365 nm)、KrF(248 nm)与 ArF(193 nm);按显影行为分为正胶与负胶。厚膜电镀用光刻胶通常为负胶或化学放大胶,厚度 5~20 μm,要求高深宽比、垂直侧壁、耐电镀液。关键参数包括曝光剂量(如 i 线厚胶 200~600 mJ/cm²)、显影时间、前烘/后烘温度。若显影后出现侧壁倾斜或残胶,会导致电镀铜线宽偏差或短路,需通过调整曝光剂量与显影液浓度(如 TMAH 2.38%)来修正。

三、聚酰亚胺与 PBO:两种主流有机介质

PI 由二酐与二胺缩聚而成,固化后形成酰亚胺环,具有优异的热稳定性(Tg 常高于 300 ℃)、低介电常数(约 3.0~3.5)和高断裂伸长率。其缺点是固化温度高(350~400 ℃)、需低温储存(-20 ℃)、显影多用有机溶剂。PBO 是聚酰亚胺的衍生物,固化温度可降至 200~250 ℃,可用 TMAH 水系显影,感光灵敏度高,适合厚膜与低温工艺,但吸湿率略高于 PI,长期可靠性需通过 HAST 或 THB 验证。选择时需权衡:高温制程优先 PI,低温或需水系显影优先 PBO。

晶圆级封装 RDL 叠层结构与材料分工 硅基底 / 芯片 钝化层 SiN / SiO₂ 第一层介质:PI / PBO(2~5 μm) Cu RDL-1 Cu RDL-1 第二层介质:PI / PBO(2~5 μm) Cu RDL-2 SnAg 凸点 / 焊球 Cu 3~5 μm 介质 2~5 μm RDL 介质材料对比 无机(SiO₂/SiN) CTE 0.5~3 ppm/℃,厚度 0.2~1 μm 高温沉积,适合钝化/阻挡 有机(PI) CTE 20~60 ppm/℃,Tg > 300 ℃ 固化 350~400 ℃,有机显影 有机(PBO) 固化 200~250 ℃,TMAH 水系显影 RDL 关键工艺链 旋涂介质 固化 溅射种子层 光刻/显影 电镀铜 去胶/闪蚀

四、临时键合与解键合材料:薄晶圆搬运的“临时抓手”

当晶圆减薄到 50~100 μm 甚至更薄时,自身无法独立搬运与加工,必须临时键合到载片(玻璃或硅)上。临时键合材料需满足:与器件面粘附良好、耐后续高温(如 250~300 ℃ 的 PECVD 或退火)、厚度均匀(通常 20~100 μm)、解键合后残胶易清洗且不损伤凸点。主流方案有三类:热塑性聚合物(如聚烯烃、聚碳酸酯),通过加热软化后滑移分离;激光解键合材料,在载片侧涂激光吸收层,用 308 nm 或 355 nm 激光扫描使界面分解;以及紫外/热释放胶带。解键合后需用溶剂(如环戊酮、PGMEA)或等离子清洗去除残胶,并用光学显微镜与 XRF 检查残留金属离子。

五、工艺窗口与常见问题

实际产线中,RDL 介质固化不足会导致显影残胶与电镀渗镀;固化过度则可能使 PI 脆化、CTE 失配应力增大。光刻胶与介质层之间若存在界面排斥,会出现“浮胶”或显影不净。临时键合胶若厚度不均,减薄后总厚度偏差(TTV)会放大到晶圆表面,影响光刻焦深。判断依据包括:显影后线宽 CD 偏差应控制在 ±10% 以内;固化后介质膜厚偏差小于 ±5%;解键合后残胶颗粒应低于 0.1 个/cm²(>0.5 μm)。这些指标需在工艺开发阶段通过 DOE 建立窗口,而非仅凭单点数据判断。

教学示例:某扇出型封装 RDL 第一层采用 PBO,旋涂转速 1500 rpm 得到 5 μm 厚膜,前烘 110 ℃/3 min,曝光 i 线 350 mJ/cm²,TMAH 2.38% 显影 60 s,固化 230 ℃/1 h。若显影后出现底部残膜,可先将曝光剂量提高至 420 mJ/cm² 或延长显影 15 s,再观察 CD 与侧壁角变化。

综上,RDL 介质决定绝缘与应力管理,光刻胶决定图形精度,PI/PBO 决定热与电学性能,临时键合材料决定薄晶圆可加工性。四者需在同一工艺窗口内协同优化,才能实现高良率的晶圆级封装。