📚 课程目录第4章宽禁带材料缺陷的电学表征方法

4. 宽禁带材料缺陷的电学表征方法

宽禁带半导体（SiC、GaN、Ga₂O₃、金刚石等）中的深能级缺陷往往位于禁带深处，热发射率极低，仅靠光致发光或霍尔测试难以定量。电学表征方法通过外加偏压、温度扫描或瞬态激励，把缺陷的“俘获—发射”行为转化为可测量的电容、电流或电荷信号，从而反推缺陷的能级位置、浓度、俘获截面和空间分布。本节围绕五类常用技术展开：C-V、I-V 用于获取基础电学参数与缺陷引起的非理想行为；DLTS 与 ICT 用于深能级的热发射谱定量；TSC 则通过热激励电流给出陷阱的能级与密度分布。

一、C-V 与 I-V：缺陷表征的“基线”

C-V 测试在肖特基二极管或 MOS 结构上施加直流偏压并叠加小幅高频信号（常用 1 MHz 或 100 kHz），测量耗尽层电容随偏压的变化。对于均匀掺杂的肖特基结，1/C² 与偏压呈线性关系，由斜率可提取净掺杂浓度 N_D，由截距可得到内建电势 V_bi。当材料中存在深能级时，若测试频率过低或温度较高，深能级会跟随交流信号充放电，导致 C-V 曲线出现频率色散或斜率异常，这是判断深能级存在的第一线索。

I-V 测试则反映漏电机制与势垒质量。理想热电子发射下，正向电流满足 ln I ∝ V，由斜率可得理想因子 n；n 明显大于 1.1 时，往往意味着势垒不均匀、界面态或深能级辅助隧穿。反向漏电随温度的变化可区分热发射、Poole-Frenkel 发射和隧穿机制。实际测试中，C-V 与 I-V 应联合使用：C-V 给出耗尽区内的净掺杂与深能级响应，I-V 给出输运路径与漏电来源，两者互为交叉验证。

二、DLTS：深能级瞬态谱的核心方法

DLTS（Deep Level Transient Spectroscopy）是深能级定量表征最经典的技术。其基本过程是：在反向偏压 V_R 下，结区深能级处于空穴或电子发射状态；随后施加一个正向脉冲 V_P，使深能级被载流子填充；脉冲结束后恢复反向偏压，被俘获的载流子热发射回导带或价带，引起耗尽层电容的瞬态变化 ΔC(t)。电容瞬态可表示为：

ΔC(t) = ΔC₀ · exp(-t/τ)
τ = (1/(σ·v_th·N_C)) · exp(E_T/(k·T))

其中 τ 为发射时间常数，σ 为俘获截面，v_th 为热速度，N_C 为导带有效态密度，E_T 为深能级与带边的能量差。通过设置率窗（rate window），在温度扫描中记录电容瞬态在固定时间窗口内的差值，当 τ 与率窗匹配时出现峰值。改变率窗重复测量，由 Arrhenius 图 ln(τT²) 对 1/T 的斜率可得 E_T，截距可得 σ。DLTS 的典型测试条件为：脉冲宽度 1 ms～10 ms，率窗 10～1000 s⁻¹，温度范围 80 K～500 K，温度步长 1～2 K。对于 SiC 中的 Z₁/Z₂ 中心，典型 E_C−0.65 eV、浓度 10¹²～10¹³ cm⁻³，是限制少子寿命的关键缺陷之一。

三、ICT：等温电容瞬态

ICT（Isothermal Capacitance Transient）与 DLTS 原理相同，但固定温度不变，通过记录电容随时间的完整瞬态曲线，再用多指数拟合提取各缺陷的 τ 和 ΔC₀。ICT 的优势在于不需要温度扫描，适合温度控制困难或需要快速筛选的场合；缺点是当多个缺陷时间常数接近时，拟合难度显著增加。实际使用中，ICT 常与 DLTS 配合：先用 DLTS 确定缺陷峰位和数量，再用 ICT 在特定温度下精确提取各缺陷的浓度和俘获截面。

四、TSC：热激励电流法

TSC（Thermally Stimulated Current）通过低温下用光或电脉冲填充陷阱，然后以恒定速率升温，记录外电路电流随温度的变化。当温度使陷阱中的载流子热发射释放时，电流出现峰值。TSC 的峰温 T_m 与陷阱能级相关，峰面积与陷阱总电荷量成正比。对于 SiC MOSFET 栅氧中的近界面陷阱，TSC 可给出 0.2～1.0 eV 范围内的陷阱密度分布。TSC 的测试条件通常为：填充温度 10～80 K，升温速率 0.1～1 K/s，偏压根据样品结构选择。TSC 对绝缘层和半绝缘材料尤为适用，因为它不依赖耗尽层电容，而是直接测量释放电荷产生的电流。

五、数据解读与交叉验证

单一技术往往只能给出部分信息，实际缺陷分析需要多技术交叉。例如：C-V 发现频率色散后，用 DLTS 确定深能级能级位置和浓度；I-V 发现异常漏电后，用 TSC 判断是否由近界面陷阱引起；DLTS 给出 E_T 和 σ 后，用 ICT 在固定温度下验证浓度。解读时需注意：DLTS 的“峰”可能对应多个缺陷叠加，需改变脉冲宽度区分；TSC 的峰温受升温速率影响，需用不同速率外推得到真实能级；C-V 的掺杂浓度提取需避开深能级响应频段。下表给出五类方法的典型适用场景与关键输出。

方法	主要输出	典型测试条件	适用对象
C-V	N_D、V_bi、频率色散	1 MHz/100 kHz，-10～+2 V	肖特基、MOS、异质结
I-V	n 因子、漏电机制	-100～+2 V，变温	二极管、MOSFET
DLTS	E_T、σ、N_T	80～500 K，率窗 10～1000 s⁻¹	深能级 0.2～1.0 eV
ICT	τ、ΔC₀、N_T	固定温度，0.1～100 s	快速筛选、多缺陷拟合
TSC	陷阱密度、能级分布	10～300 K，0.1～1 K/s	绝缘层、半绝缘材料

教学示例：假设某 4H-SiC 肖特基二极管在 DLTS 温度扫描中出现两个峰，率窗 50 s⁻¹ 时峰温分别为 270 K 和 350 K。用 Arrhenius 图拟合得到 E_C−0.62 eV 和 E_C−0.95 eV，浓度分别为 3×10¹² cm⁻³ 和 8×10¹¹ cm⁻³。结合 C-V 在 100 kHz 下观察到的轻微频率色散，可判断前者为 Z₁/Z₂ 中心，后者可能为碳空位相关缺陷。该结果属于合理假设示例，实际数值需以实测为准。

综合来看，C-V 和 I-V 是缺陷表征的起点，用于发现异常并建立基线；DLTS 和 ICT 是深能级定量的核心，分别适用于温度扫描和等温快速分析；TSC 则补充了绝缘层和半绝缘材料中陷阱密度的信息。实际工作中，应根据材料体系、器件结构和缺陷能级范围选择组合方案，并通过多技术交叉验证降低误判风险。测试时需注意温度校准、脉冲宽度与率窗匹配、偏压设置对耗尽区的影响，以及数据拟合中多指数模型的合理性判断。