2. 宽禁带材料晶体结构与缺陷分类

宽禁带半导体（SiC、GaN、Ga₂O₃、AlN、金刚石等）的器件性能，本质上由晶体中原子排列的完整程度决定。缺陷并非都“有害”：有些缺陷是掺杂与导电的必需来源，有些则是漏电、击穿、阈值漂移与发光效率下降的根源。理解缺陷，必须同时抓住两个层面——原子构型（缺陷处原子如何错排、配位如何变化）与电子结构（这种错排引入了什么能级、是否带电、是否成为复合中心或漏电通道）。本节按缺陷的维度从零维到三维展开，并给出可操作的判据与表征思路。

一、点缺陷：零维缺陷与能级来源

点缺陷包括空位（V_Si、V_Ga、V_N、V_O）、间隙原子、反位（如SiC中的Si_C、C_Si）以及杂质替位（N替C、Al替Ga、Mg替Ga等）。其原子构型的核心特征是局域配位被破坏：以4H-SiC为例，理想晶格中Si与C均为四配位sp³杂化，形成约1.89 Å的Si–C键；当出现V_C时，周围四个Si原子各失去一个成键对象，留下悬挂键，原子会向空位方向弛豫收缩，形成“类施主”或“类受主”的深能级。

电子结构上，点缺陷在禁带中引入局域能级。判断其影响需看三个参数：能级位置E_T、俘获截面σ、浓度N_T。若E_T靠近禁带中央且σ大，则成为高效复合中心，缩短载流子寿命；若E_T靠近导带底0.1～0.3 eV，则可能成为浅施主或漏电辅助能级。例如4H-SiC中碳空位相关缺陷常在E_C−0.6～1.5 eV范围形成深能级，是载流子寿命限制的重要因素；而氮替碳（N_C）能级约在E_C−0.05～0.1 eV，是有效的浅施主。

点缺陷还会引起晶格弛豫与电荷态转变：同一缺陷在俘获电子或空穴后，原子构型可能发生明显位移（如DX中心、负U行为），导致能级随费米能级移动而“漂移”。这解释了为什么同一材料在不同掺杂或偏置下，缺陷行为会显著不同。

二、位错：一维缺陷与漏电通道

位错是原子面错排形成的一维线缺陷，宽禁带材料中常见刃型位错、螺型位错和混合位错。以4H-SiC为例，其晶格沿c轴方向存在不同堆垛序列，位错按伯格斯矢量分为：基面位错（BPD，b = 1/3⟨11-20⟩）、贯穿刃型位错（TED，b = 1/3⟨11-20⟩）、贯穿螺型位错（TSD，b = 2c或4c）以及贯穿混合位错（TMD）。

原子构型上，刃型位错相当于插入或抽出一个半原子面，位错线附近存在压/拉应变场；螺型位错则使原子面绕位错线螺旋上升。电子结构上，位错核心的悬挂键与应变会引入一维局域态，在禁带中形成连续或准连续的能带。对器件最直接的影响是：TSD和BPD在反向偏置下可成为微管或漏电通道，导致SiC MOSFET的栅氧击穿与阻断电压下降；在GaN中，贯穿位错则与漏电流和发光效率下降相关。

判断位错影响的关键参数是位错密度（cm⁻²）与伯格斯矢量类型。商用4H-SiC衬底TSD密度通常要求低于1 cm⁻²，BPD密度低于10³ cm⁻²；外延层中位错会沿生长方向延伸或弯曲，需通过KOH腐蚀坑、X射线形貌（XRT）或阴极荧光（CL）进行统计。

三、层错：二维面缺陷与量子阱效应

层错是原子密排面堆垛顺序发生局部错误形成的二维缺陷。宽禁带材料中，SiC的多型体本质就是堆垛序列不同，因此层错尤为关键。常见类型包括本征层错、外征层错和堆垛层错。以4H-SiC为例，其理想堆垛为ABCACB…，若局部出现ABAB或ACAC排列，即形成层错。

层错的电子结构非常特殊：它相当于在基体中插入一层低带隙的量子阱。例如3C-SiC带隙约2.36 eV，远小于4H-SiC的3.26 eV，因此4H-SiC中的层错会形成局域势阱，俘获电子和空穴，导致双极退化——即正向大电流下，层错扩展使导通电阻持续上升。这是SiC双极器件（PiN二极管、BJT）必须控制的失效模式。

层错的原子构型可通过高分辨透射电镜（HRTEM）直接观察，电子结构则可通过光致发光（PL）谱中约420～500 nm的层错相关发光峰来识别。判断层错是否危险，要看其是否在器件工作区扩展、是否与位错交互。

四、晶界与表面缺陷：三维与界面缺陷

晶界是多晶材料中不同晶粒之间的界面，在宽禁带材料中常见于多晶GaN、多晶金刚石和陶瓷封装基板。晶界处原子排列失配，存在大量悬挂键、应变和杂质偏聚，形成高密度界面态。这些界面态可成为载流子陷阱和漏电通道，也会在晶界处形成势垒，影响热导与电导。

表面缺陷则包括表面悬挂键、表面重构、氧化层界面态和表面吸附。以GaN HEMT为例，AlGaN/GaN异质界面处的表面态会调制二维电子气（2DEG）浓度，导致电流崩塌；而SiC/SiO₂界面附近的碳相关缺陷（如C簇、氧空位）则造成MOSFET沟道迁移率下降与阈值电压不稳定。表面缺陷的电子结构通常表现为连续分布的界面态密度D_it，单位cm⁻²eV⁻¹，需通过C–V、G–V和深能级瞬态谱（DLTS）测量。

五、从缺陷到器件：如何判断影响优先级

面对一个具体的宽禁带器件失效或性能不达标问题，不能笼统地说“缺陷多”。应按以下顺序建立判断：

1. 定位缺陷维度：是点缺陷引起的寿命下降，还是位错引起的漏电，还是层错引起的退化？可通过电学特性初步区分——漏电随电压非线性突增多与位错/微管相关；导通电阻随时间缓慢上升多与层错扩展相关；阈值电压漂移多与界面态和点缺陷相关。
2. 量化缺陷密度与能级：用DLTS测深能级浓度与俘获截面，用C–V测界面态密度，用腐蚀坑法或XRT统计位错密度。示例判据：若4H-SiC MOSFET的J_D–V_G亚阈值摆幅明显增大且D_it > 10¹² cm⁻²eV⁻¹，则界面态是主要矛盾；若反向漏电在特定电压下突增且与TSD密度正相关，则位错是主因。
3. 关联工艺与缺陷来源：外延生长温度、C/Si比、离子注入剂量、氧化退火气氛都会改变缺陷类型与密度。例如SiC热氧化后界面碳簇增多，需通过NO或N₂O退火钝化；GaN外延中位错密度可通过缓冲层设计降低。
4. 验证与闭环：改变工艺后重新测量同一组参数，确认缺陷密度与器件指标同步改善，才算完成缺陷工程闭环。