第4章 EVT阶段输入物与输出物

4.1 适用场景

本章节适用于硬件产品开发中 工程验证测试（EVT） 阶段的输入物齐套与输出物交付管理。该流程是研发团队从设计端向测试端传递技术基线、再从测试端向工程端反馈质量状态的关键数据闭环，适用于以下具体场景：

• 设计冻结评审后 — 硬件原理图、PCB Layout、BOM 及结构 3D 图已完成内部评审并达到发布状态。
• 试产前准备阶段 — 工厂需接收完整的设计包进行试产验证，产线测试工站需依赖输入物搭建测试环境。
• 问题追溯与变更控制 — EVT 测试过程中发现的设计缺陷需通过正式渠道反馈给硬件/结构团队，并触发变更请求。
• 阶段转段评审 — 从 EVT 进入 DVT 前，必须基于输出物完成转段决策。

4.2 前置条件

在正式执行 EVT 输入物接收与输出物生成之前，以下条件必须全部满足：

1. 硬件原理图已通过 原理图设计评审（Schematic Design Review），关键信号完整性、电源拓扑、接口定义已确认。
2. PCB Layout 已通过 Layout 评审，DFM、DFA 检查报告无未关闭的高风险项。
3. BOM 已完成 BOM 审核（BOM Audit），所有元器件均有明确料号、封装、供应商及生命周期状态。
4. 结构 3D 图已通过 结构设计评审（MD Review），整机装配干涉检查、拔模分析、壁厚分析已通过。
5. EVT 测试计划已发布，测试用例、测试环境、测试资源已就绪。
6. 项目管理委员会（PMC）已下达 EVT 启动指令。

4.3 操作步骤

EVT 阶段输入物接收与输出物生成遵循 “收 — 验 — 测 — 记 — 出” 五步流程：

1. 收（Receive） — 从硬件工程、结构工程、供应链部门接收原理图、PCB Layout、BOM、结构 3D 图的 正式发布版本，并记录版本号与发布日期。
2. 验（Verify） — 对输入物进行齐套性验证：文件格式完整性、版本一致性、变更记录可追溯性。使用 INPUT_VERIFICATION_MATRIX 逐项打勾。
3. 测（Test） — 依据 EVT 测试计划执行功能测试、性能测试、可靠性测试、DFT 测试，每条用例记录 PASS / FAIL / BLOCKED 状态。
4. 记（Record） — 将 FAIL 或 BLOCKED 的测试项录入 问题清单（Bug List），标注严重级别（Critical / Major / Minor）、责任模块、初步根因。
5. 出（Output） — 编制 EVT 测试报告，对 Critical / Major 问题发起 硬件变更请求（HCR），并提交项目管理委员会评审。

4.4 输入输出物详解

4.4.1 输入物清单

4.4.2 输出物清单

4.5 责任边界

4.6 记录材料

以下记录材料必须存档至项目质量文件夹，保存周期至少至 产品量产（MP）后 12 个月：

• EVT_INPUT_RECEIPT_LOG — 输入物签收日志，包含版本、接收日期、签收人。
• EVT_TEST_EXECUTION_LOG — 测试用例执行记录，包含每条用例的测试时间、测试人员、结果、备注。
• BUG_LIST_.xlsx — 问题清单快照，每周至少归档一份完整版本。
• HCR_<编号>_<状态>.pdf — 每份硬件变更请求的终稿及审批记录。
• EVT_EXIT_CRITERIA_CHECKLIST — EVT 退出准则检查表，用于转段评审。

# 问题清单（Bug List）推荐字段结构（CSV 格式示例）
BugID,Module,Severity,Title,Description,Steps,Owner,Status,RootCause,HCR_ID
BUG-001,Power,Critical,12V 输出跌落,12V rail 在满载时跌落至 11.2V,1. 连接电子负载 2. 拉载 3A 3. 测量输出,ZhangSan,Open,反馈环路补偿不足,HCR-2024-01
BUG-002,USB,Major,USB 2.0 眼图裕量不足,眼图高度 < 400mV,1. 连接示波器 2. 跑 USB 2.0 测试码型 3. 测量眼图,LiSi,Open,Layout 走线过长,N/A
BUG-003,Mechanical,Minor,散热器安装干涉,散热器与电容 C24 间隙 < 0.3mm,1. 装配整机 2. 检查散热器与周边器件间距,WangWu,Closed,,N/A

4.7 异常处理

EVT 输入输出管理过程中常见异常及处理预案如下：

4.8 验收标准

EVT 阶段输入物与输出物的验收标准如下，全部达标后方可进入 DVT 阶段：

• 输入物齐套率： 原理图、PCB Layout、BOM、结构 3D 图四类文件 100% 到齐，且版本标识清晰、格式符合规范。
• 测试用例通过率： 核心功能测试用例通过率 ≥ 85%，全部测试用例通过率 ≥ 70%。
• 问题清单完整性： 所有 Fail / BLOCKED 用例已录入问题清单，Critical / Major 级问题 100% 关联 HCR。
• HCR 闭环率： 进入 DVT 前，Critical 级 HCR 必须 100% 关闭，Major 级 HCR 关闭率 ≥ 80%，其余 HCR 需有明确的关闭计划。
• 转段评审通过： EVT 转段评审会议中，项目经理、硬件经理、测试经理、结构经理 四方签字确认。

4.9 关键提示与常见误区