音频硬件基础：音频编解码器(Codec)工作原理、I2S/PCM总线协议与时序

在嵌入式Linux音频驱动开发中，理解音频编解码器(Codec)的内部工作原理以及它与SoC之间的数字音频总线协议(I2S/PCM)是进行DMA传输优化的前提。本章将深入剖析Codec的核心功能模块、信号链路，并详细解读I2S与PCM总线协议的时序差异，为后续中断处理与DMA配置打下坚实的硬件基础。

2.1 音频编解码器(Codec)工作原理

音频Codec（Coder-Decoder）负责模拟音频信号与数字音频数据之间的双向转换。在嵌入式系统中，它通常作为独立芯片或SoC内部IP存在，通过数字音频总线与CPU/DMA控制器连接。

2.1.1 Codec核心功能模块

一个典型的音频Codec内部包含以下关键模块：

2.1.2 音频信号处理链路

从模拟输入到数字输出的典型信号流如下：

1. 模拟输入：麦克风/线路信号进入前置放大器(PGA)进行增益调节。
2. 抗混叠滤波：低通滤波器滤除高于奈奎斯特频率的噪声。
3. ADC采样：以固定采样率(如48kHz)对模拟信号进行量化，生成PCM数据。
4. 数字滤波：可选的高通滤波器(滤除直流偏移)或数字音量控制。
5. DAI发送：PCM数据通过I2S/PCM总线发送给SoC的DMA控制器。

回放路径则完全相反：DMA将内存中的PCM数据写入Codec的DAI接收FIFO，经过数字滤波、DAC转换、低通重建滤波后驱动扬声器。

2.2 I2S总线协议与时序

I2S（Inter-IC Sound）是飞利浦公司制定的串行数字音频总线标准，专为连接数字音频设备而设计。它使用三根主要信号线：

• BCLK (位时钟)：每个脉冲对应一个数据位，频率 = 采样率 × 位深 × 通道数。
• LRCLK (帧同步/左右时钟)：指示当前传输的是左声道还是右声道数据，频率等于采样率。
• SD (串行数据)：以二进制补码形式传输PCM数据。

2.2.1 I2S标准时序特性

2.2.2 I2S时序波形图

下图展示了标准I2S模式下，16位立体声数据的传输时序：

2.3 PCM总线协议与时序

PCM（Pulse Code Modulation）总线，也称为DSP接口或同步串行接口(SSI)，是另一种常见的数字音频传输协议。与I2S不同，PCM总线支持时分复用(TDM)，可以在一根数据线上传输多达32个通道的数据。

2.3.1 PCM总线关键特性

• 帧同步 (FSYNC)：一个短脉冲（通常1个BCLK宽度）标识一帧数据的开始，频率等于采样率。
• 数据时隙 (Slot)：每个通道占用固定数量的BCLK周期，时隙长度可配置（8/16/24/32位）。
• 连续传输：数据在BCLK的驱动下连续移位输出，无声道间空闲周期。

2.3.2 PCM总线时序波形图

下图展示了PCM (DSP模式A) 下，4通道TDM传输的时序：

2.4 I2S与PCM在Linux驱动中的配置

在Linux ALSA SoC框架中，通过snd_soc_dai_set_fmt()函数配置数字音频接口格式。以下是一个典型的配置代码片段：

/* 配置Codec侧的DAI格式 */
static int my_codec_set_fmt(struct snd_soc_dai *dai, unsigned int fmt)
{
    switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
    case SND_SOC_DAIFMT_I2S:
        /* 配置为标准I2S模式 */
        regmap_update_bits(codec->regmap, REG_DAI_CTRL,
                           DAI_FMT_MASK, DAI_FMT_I2S);
        break;
    case SND_SOC_DAIFMT_DSP_A:
        /* 配置为PCM DSP模式A */
        regmap_update_bits(codec->regmap, REG_DAI_CTRL,
                           DAI_FMT_MASK, DAI_FMT_DSP_A);
        break;
    default:
        return -EINVAL;
    }

    /* 配置时钟极性：标准I2S要求BCLK低电平空闲，数据在上升沿采样 */
    switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
    case SND_SOC_DAIFMT_NB_NF:
        /* 正常位时钟，正常帧时钟 */
        break;
    case SND_SOC_DAIFMT_IB_NF:
        /* 位时钟反转 */
        break;
    }

    return 0;
}

2.5 时钟域与DMA传输的关联

理解I2S/PCM时序对于DMA传输优化至关重要，因为：

• DMA触发条件：SoC的DMA控制器通常由DAI接口的FIFO空/满标志触发。FIFO深度与BCLK频率共同决定了中断频率。
• 数据对齐：I2S的MSB对齐特性要求DMA缓冲区中的数据也必须左对齐，否则会产生音量异常或噪声。
• TDM通道映射：在多通道PCM模式下，DMA描述符必须正确配置每个时隙对应的内存地址偏移，否则通道数据会错乱。