3. I2S/PCM接口基础：数字音频接口标准
在音频Codec驱动开发中，I2S（Inter-IC Sound）与PCM（Pulse Code Modulation）接口是数字音频传输的核心物理层。理解其时序、帧结构、主从模式及采样率/位宽配置，是正确读写Codec寄存器、排查音频无输出/失真/噪声等故障的前提。
3.1 数字音频接口标准对比
I2S、左对齐（Left-Justified）、右对齐（Right-Justified）和PCM/TDM是嵌入式音频中最常见的四种数字音频接口标准。它们定义了数据位、帧时钟（LRCLK/FSYNC）与位时钟（BCLK）之间的对齐关系。
| 接口标准 | 数据对齐方式 | LRCLK/FSYNC极性 | 典型应用 | 多通道支持 |
|---|---|---|---|---|
| I2S（飞利浦标准） | 数据在LRCLK变化后延迟1个BCLK开始 | 左声道低电平，右声道高电平 | 消费音频、Hi-Fi Codec | 仅立体声（2ch） |
| 左对齐 | 数据在LRCLK变化时立即开始（MSB对齐） | 左声道低电平，右声道高电平 | 部分DSP、老式Codec | 仅立体声（2ch） |
| 右对齐 | 数据在LRCLK变化后延迟至LSB对齐 | 左声道低电平，右声道高电平 | 部分日本厂商Codec | 仅立体声（2ch） |
| PCM/TDM | 数据在帧同步脉冲后连续传输，时隙对齐 | 帧同步脉冲（高电平有效或低电平有效） | 多麦克风阵列、车载音频、数字无线 | 最多32通道 |
驱动开发提示： 绝大多数现代音频Codec默认使用I2S标准。当遇到“左声道数据出现在右声道”或“数据偏移一位”时，应首先检查Codec与SoC的接口标准是否一致，以及LRCLK的极性配置。
3.2 I2S时序与帧结构
I2S总线由三条信号线组成：
- BCLK（位时钟）：每个BCLK周期传输1位数据，频率 = 采样率 × 位宽 × 通道数。
- LRCLK（左右声道时钟/帧同步）：频率等于采样率，高电平表示右声道，低电平表示左声道。
- SD（串行数据）：二进制补码格式，MSB优先传输。
I2S标准的关键时序特征：数据在LRCLK变化后的第二个BCLK上升沿开始传输（即延迟1个BCLK周期），且数据在BCLK下降沿变化，在上升沿被采样。
帧结构计算示例： 采样率48kHz、位宽16位、立体声 → BCLK = 48k × 16 × 2 = 1.536MHz。每个LRCLK周期包含32个BCLK周期（左16 + 右16）。若使用24位数据，则BCLK = 48k × 24 × 2 = 2.304MHz。
3.3 主从模式配置
I2S总线上的设备分为主设备（Master）和从设备（Slave）。主设备负责产生BCLK和LRCLK时钟信号，从设备则接收这些时钟并同步传输数据。
| 配置模式 | 时钟产生方 | 典型场景 | 驱动配置要点 |
|---|---|---|---|
| SoC主模式 / Codec从模式 | SoC产生BCLK和LRCLK | 最常见，SoC作为I2S控制器 | 配置SoC的I2S时钟分频器，Codec设为从模式 |
| Codec主模式 / SoC从模式 | Codec产生BCLK和LRCLK | Codec内部有PLL，需独立时钟 | Codec需配置MCLK分频，SoC I2S接口设为从模式 |
| 外部时钟源模式 | 外部晶振/时钟芯片产生 | 多设备同步，低抖动要求 | SoC和Codec均设为从模式，共用外部时钟 |
故障排查要点： 主从模式不匹配是音频无输出的首要原因。若SoC和Codec都配置为主模式，总线将产生时钟冲突，导致BCLK/LRCLK波形畸变。排查时应使用示波器测量BCLK和LRCLK引脚，确认只有一方在驱动时钟。
3.4 采样率与位宽配置
采样率（Sample Rate）和位宽（Bit Width）直接影响音频质量和BCLK频率。驱动开发中需确保SoC的I2S控制器与Codec的配置完全一致。
3.4.1 常见采样率与位宽组合
| 采样率（kHz） | 位宽（bit） | BCLK频率（MHz） | 典型应用 |
|---|---|---|---|
| 8 | 16 | 0.256 | 语音通信 |
| 16 | 16 | 0.512 | 低质量音频 |
| 44.1 | 16 | 1.4112 | CD音质 |
| 48 | 16 | 1.536 | DVD/标准视频 |
| 48 | 24 | 2.304 | 高清音频 |
| 96 | 24 | 4.608 | 专业录音 |
| 192 | 24 | 9.216 | Hi-Res音频 |
3.4.2 驱动中采样率与位宽的配置流程
- 确定目标参数：根据应用需求选择采样率（如48000Hz）和位宽（如24位）。
- 计算BCLK：BCLK = 采样率 × 位宽 × 通道数。例如48000 × 24 × 2 = 2.304MHz。
- 配置SoC时钟分频器：根据SoC主时钟（如12.288MHz）计算分频系数。2.304MHz = 12.288MHz / 5.333，需选择整数分频或分数分频。
- 配置Codec寄存器：设置Codec的采样率寄存器（如SR=48000）、位宽寄存器（如WL=24）、接口格式寄存器（如I2S标准）。
- 验证时钟：通过示波器或逻辑分析仪测量BCLK频率，确认与计算值一致。
驱动代码示例（伪代码）：
/* SoC I2S控制器配置 */
i2s_set_sysclk(i2s_dev, 12288000); // 设置系统时钟12.288MHz
i2s_set_fmt(i2s_dev, I2S_FMT_I2S); // I2S标准格式
i2s_set_sample_rate(i2s_dev, 48000); // 采样率48kHz
i2s_set_data_width(i2s_dev, 24); // 位宽24位
/* Codec配置 */
codec_write_reg(codec_dev, 0x02, 0x02); // 设置采样率48kHz
codec_write_reg(codec_dev, 0x03, 0x10); // 设置位宽24位
codec_write_reg(codec_dev, 0x04, 0x01); // 设置I2S从模式3.5 常见故障排查与寄存器调试
在音频Codec驱动开发中，I2S接口相关的故障通常表现为：无声音输出、声音失真、左右声道反相、噪声或爆音。以下为基于寄存器读写的排查流程：
| 故障现象 | 可能原因 | 寄存器排查点 | 解决方案 |
|---|---|---|---|
| 完全无声音 | 主从模式不匹配、BCLK无输出 | SoC I2S控制寄存器（主/从位）、Codec接口格式寄存器 | 统一主从配置，检查时钟分频器 |
| 声音失真/爆音 | 采样率或位宽不匹配 | Codec采样率寄存器、位宽寄存器、SoC时钟分频寄存器 | 确保双方采样率和位宽一致 |
| 左右声道反相 | LRCLK极性配置错误 | Codec接口格式寄存器（LRP位）、SoC I2S格式寄存器 | 调整LRCLK极性或交换左右声道数据 |
| 数据偏移一位 | I2S标准与左对齐混淆 | Codec接口格式寄存器（FORMAT位） | 统一为I2S标准或左对齐 |
| 噪声/时钟抖动 | BCLK频率不稳定、MCLK分频不当 | SoC PLL配置寄存器、Codec MCLK分频寄存器 | 使用整数分频，避免分数分频引入抖动 |
寄存器调试黄金法则： 遇到I2S通信问题时，第一步不是修改代码，而是通过示波器或逻辑分析仪测量BCLK和LRCLK的波形。确认时钟频率、占空比和相位关系后，再回头检查寄存器配置。很多“软件问题”实际上是硬件时序问题。
3.6 本章小结
I2S/PCM接口是数字音频传输的基石。驱动开发者需要掌握：
- 四种接口标准（I2S、左对齐、右对齐、PCM/TDM）的对齐差异和适用场景。
- I2S时序中BCLK、LRCLK与SD之间的延迟关系（延迟1个BCLK）。
- 主从模式配置的时钟产生责任划分，以及不匹配时的故障表现。
- 采样率与位宽的计算方法，以及驱动中的配置流程。
- 基于寄存器读写的故障排查思路，优先使用示波器验证时钟。