3. I2C/SPI控制总线调试：时序分析、模式配置与常见错误排查
音频Codec的寄存器配置完全依赖控制总线（I2C或SPI）。总线波形异常、时序违规或模式不匹配，会导致寄存器写入失败、Codec无响应、音频参数无法生效。本章聚焦控制总线的调试方法，涵盖I2C/SPI协议要点、逻辑分析仪抓取技巧及典型故障排查流程。
3.1 I2C总线调试
3.1.1 I2C时序关键参数
I2C总线由SCL（时钟线）和SDA（数据线）组成，采用开漏输出与上拉电阻。调试时需关注以下时序参数：
| 参数 | 符号 | 标准模式(100kHz) | 快速模式(400kHz) | 常见违规后果 |
|---|---|---|---|---|
| SCL时钟频率 | fSCL | ≤100 kHz | ≤400 kHz | 从机无响应、数据错位 |
| 起始条件保持时间 | tHD;STA | ≥4.0 μs | ≥0.6 μs | 起始条件不被识别 |
| SCL低电平时间 | tLOW | ≥4.7 μs | ≥1.3 μs | 时钟拉伸不足、通信超时 |
| 数据建立时间 | tSU;DAT | ≥250 ns | ≥100 ns | 数据采样错误、ACK丢失 |
| 停止条件建立时间 | tSU;STO | ≥4.0 μs | ≥0.6 μs | 总线无法释放、后续通信失败 |
调试要点：使用逻辑分析仪测量SCL高/低电平宽度，计算实际频率。若Codec数据手册要求400kHz，但实测SCL高电平仅1.0 μs（对应500kHz），需降低主控I2C时钟分频系数。
3.1.2 I2C总线波形抓取与分析
使用逻辑分析仪抓取I2C波形时，建议采样率≥4倍SCL频率（快速模式下≥1.6 MHz）。典型抓取步骤：
- 连接探头：SCL接通道0，SDA接通道1，GND共地。
- 设置触发：选择I2C协议解析，触发条件设为“Start Condition”。
- 抓取写操作：执行一次Codec寄存器写入（如设置DAC音量），捕获完整帧。
- 解析帧结构：检查起始位、7位从机地址（含R/W位）、寄存器地址、数据字节、ACK/NACK位。
3.1.3 常见I2C总线错误排查
| 错误现象 | 波形特征 | 可能原因 | 排查方法 |
|---|---|---|---|
| 无ACK响应 | SDA在第9个SCL周期保持高电平 | 从机地址错误、Codec未上电、总线地址冲突 | 核对数据手册地址（7位/8位）；测量Codec供电电压；断开其他I2C设备 |
| SCL被拉低 | SCL持续低电平超过一个时钟周期 | 从机时钟拉伸超时、主控驱动能力不足 | 检查上拉电阻（典型4.7kΩ）；增加I2C超时时间 |
| 数据位错乱 | SDA跳变发生在SCL高电平期间 | 建立时间不足、总线电容过大 | 降低SCL频率；减小上拉电阻至2.2kΩ；缩短总线长度 |
| 停止位丢失 | 停止条件后SDA仍被拉低 | 从机未释放总线、主控停止位时序违规 | 发送总线复位序列（9个SCL脉冲）；检查tSU;STO |
常见陷阱：许多Codec数据手册使用8位从机地址（如0x34），而Linux I2C子系统使用7位地址（0x1A）。地址不匹配是“无ACK”的首要原因。务必确认驱动中地址的位宽。
3.2 SPI总线调试
3.2.1 SPI模式配置
SPI有4种模式，由CPOL（时钟极性）和CPHA（时钟相位）决定。音频Codec通常支持Mode 0或Mode 3：
| SPI模式 | CPOL | CPHA | 时钟空闲电平 | 数据采样边沿 | 典型Codec |
|---|---|---|---|---|---|
| Mode 0 | 0 | 0 | 低电平 | 第一个边沿（上升沿） | WM8731, TLV320AIC23 |
| Mode 1 | 0 | 1 | 低电平 | 第二个边沿（下降沿） | 较少使用 |
| Mode 2 | 1 | 0 | 高电平 | 第一个边沿（下降沿） | 较少使用 |
| Mode 3 | 1 | 1 | 高电平 | 第二个边沿（上升沿） | CS42L52, ADAU1701 |
3.2.2 SPI波形抓取与模式验证
使用逻辑分析仪抓取SPI波形时，需同时捕获SCLK、MOSI、MISO、CS#四根信号。验证模式正确性的步骤：
- 检查CS#片选：CS#在传输前拉低，传输结束后拉高；CS#低电平期间不应有毛刺。
- 检查SCLK空闲电平：Mode 0/1空闲为低，Mode 2/3空闲为高。
- 检查数据采样边沿：在SCLK的指定边沿（上升沿或下降沿）读取MOSI/MISO数据，确认数据稳定。
- 检查MSB/LSB顺序：大多数Codec使用MSB First，但部分DSP支持LSB First。
3.2.3 常见SPI总线错误排查
| 错误现象 | 波形特征 | 可能原因 | 排查方法 |
|---|---|---|---|
| CS#毛刺 | CS#在传输过程中短暂跳变回高电平 | GPIO驱动抖动、软件片选时序错误 | 检查CS#控制代码；增加去抖延时；使用硬件CS#控制 |
| 数据全为0xFF或0x00 | MOSI/MISO数据固定不变 | 模式不匹配（CPOL/CPHA错误）、时钟极性反相 | 对比数据手册时序图；尝试切换SPI模式 |
| MISO无数据 | MISO保持高阻或固定电平 | CS#未正确选中、Codec未使能SPI接口 | 确认CS#低电平有效；检查Codec硬件配置引脚（如SPI_EN） |
| 数据移位 | 读回的数据与预期值呈位偏移 | MSB/LSB顺序错误、时钟相位差一个边沿 | 检查SPI模式；确认数据手册的位顺序 |
3.3 逻辑分析仪使用技巧
3.3.1 采样率与存储深度选择
| 总线类型 | 推荐采样率 | 最小存储深度 | 说明 |
|---|---|---|---|
| I2C (100kHz) | ≥2 MHz | ≥1 kSample | 捕获一次完整写操作（约10字节） |
| I2C (400kHz) | ≥4 MHz | ≥2 kSample | 快速模式需更高采样率 |
| SPI (1MHz) | ≥8 MHz | ≥4 kSample | 捕获一次寄存器读写（约4字节） |
| SPI (10MHz) | ≥40 MHz | ≥16 kSample | 高速SPI需高采样率避免混叠 |
3.3.2 触发设置与协议解码
- I2C触发：设置起始条件触发，或指定从机地址触发（如0x1A+W）。
- SPI触发：设置CS#下降沿触发，或指定数据模式触发（如0x55模式）。
- 协议解码：启用逻辑分析仪的I2C/SPI解码器，自动解析地址、数据、ACK。解码结果应与预期值逐字节比对。
- 时间测量：使用光标测量SCL低电平时间、数据建立时间、CS#片选宽度等关键参数。
实战案例：某项目使用WM8960 Codec，I2C写入寄存器0x10（值为0x03）后，Codec无响应。逻辑分析仪抓取波形发现：从机地址为0x34（8位），但驱动配置为0x1A（7位左对齐），导致地址字节实际为0x68（0x34左移1位）。修正驱动地址为0x1A后通信正常。
3.4 总线调试流程总结
- 确认硬件连接：检查上拉电阻（I2C）、CS#/SCLK/MOSI/MISO连线（SPI），测量供电电压。
- 配置逻辑分析仪：设置合适采样率、触发条件，启用协议解码。
- 抓取参考波形：执行一次已知正确的寄存器读写操作（如读取Codec ID寄存器）。
- 比对时序参数：测量SCL/SCLK频率、建立/保持时间、CS#片选宽度，与数据手册对比。
- 检查协议帧：逐字节解析地址、数据、ACK/NACK，确认无位偏移或字节错位。
- 迭代修正：根据波形分析结果调整驱动参数（时钟分频、SPI模式、地址位宽），重新抓取验证。