2. MCU时钟树与UART模块时钟源：配置系统时钟、外设时钟使能（以STM32为例）

UART通信的波特率精度、数据采样稳定性，从根本上取决于MCU的时钟系统。STM32采用复杂的时钟树结构，UART外设挂载在特定的总线（APB1或APB2）上，其时钟源可以是系统时钟（SYSCLK）、外部晶振或内部RC振荡器。本章将拆解时钟树的关键路径，并完成UART模块的时钟使能配置。

2.1 STM32时钟树核心路径

以STM32F4系列为例，时钟树从时钟源到UART外设的典型路径如下：

1. 时钟源选择：HSE（外部高速晶振，通常8MHz）、HSI（内部16MHz RC振荡器）、PLL（锁相环倍频输出）。
2. 系统时钟分配：SYSCLK由时钟源直接提供或经PLL倍频后提供，最高可达168MHz（F4系列）。
3. AHB预分频：SYSCLK经过AHB预分频器得到HCLK（AHB总线时钟，也是CPU运行时钟）。
4. APB预分频：HCLK经过APB1（最高42MHz）和APB2（最高84MHz）预分频器，得到外设总线时钟PCLK1和PCLK2。
5. UART时钟挂载：USART1/6挂载在APB2上；USART2/3/4/5挂载在APB1上。UART模块的时钟源即为对应APB总线的时钟。

2.2 系统时钟配置步骤（HSE + PLL 方案）

以STM32F407为例，配置系统时钟为168MHz（HSE 8MHz → PLL倍频），这是UART获得精确波特率的基础。

2.3 UART外设时钟使能

系统时钟配置完成后，需要单独使能UART模块所在总线的时钟。STM32使用RCC的AHB/APB外设时钟使能寄存器来控制每个外设的时钟门控。

2.3.1 使能寄存器映射

2.3.2 代码实现：使能USART1和USART2时钟

/* 使能USART1时钟（APB2总线） */
RCC->APB2ENR |= RCC_APB2ENR_USART1EN;

/* 使能USART2时钟（APB1总线） */
RCC->APB1ENR |= RCC_APB1ENR_USART2EN;

/* 等待时钟稳定（可选，通常写后立即生效） */
__NOP(); __NOP();

2.4 时钟配置对UART波特率的影响

UART波特率计算公式为：

BaudRate = PCLK / (16 × USARTDIV)

其中PCLK为UART挂载总线的时钟频率，USARTDIV为波特率分频寄存器（USART_BRR）的值。PCLK的精度直接决定波特率误差。

2.5 实战检查清单

• 时钟源验证：确认HSE已起振且稳定（HSERDY标志），PLL锁定（PLLRDY标志）。
• 预分频确认：APB1时钟不超过42MHz，APB2时钟不超过84MHz（STM32F4限制）。
• 外设时钟使能：检查RCC_APB1ENR或RCC_APB2ENR对应位是否置1。
• 波特率计算：使用PCLK实际频率代入公式，确保误差在±2%以内。
• 调试技巧：通过MCO引脚输出时钟信号，用示波器测量实际频率，验证时钟配置是否正确。