4、GPIO输入模式配置：浮空输入、上拉输入、下拉输入模式寄存器配置

GPIO 作为数字输入引脚时，MCU 通过读取输入数据寄存器（IDR）获取外部电平。然而，引脚在未受外部信号驱动时的默认电平状态，由内部上下拉电阻的配置决定。STM32 系列 MCU 的 GPIO 输入模式分为三种：浮空输入、上拉输入和下拉输入。本节将详细解析这三种模式的电气特性、寄存器配置方法及适用场景。

4.1 三种输入模式的电气特性对比

下表从内部电阻状态、默认电平、功耗和典型应用四个维度对比三种输入模式：

4.2 寄存器配置原理

GPIO 输入模式的配置涉及两个关键寄存器：GPIOx_CRL/CRH（端口配置寄存器低/高）和 GPIOx_ODR（输出数据寄存器）。对于输入模式，CRL/CRH 的 CNF[1:0] 位决定输入类型，而 ODR 寄存器的对应位用于控制内部上拉/下拉电阻的接通与断开。

配置逻辑如下：

• CNF[1:0] = 00：模拟输入（非数字输入，此处不讨论）
• CNF[1:0] = 01：浮空输入（MODE[1:0] 必须为 00）
• CNF[1:0] = 10：上拉/下拉输入（MODE[1:0] 必须为 00）

当 CNF[1:0] = 10 时，ODR 寄存器的对应位决定上下拉方向：

• ODR 对应位 = 0：下拉输入
• ODR 对应位 = 1：上拉输入

4.3 寄存器配置步骤与代码实现

以 STM32F103 的 GPIOA Pin 0 为例，展示三种输入模式的寄存器配置流程：

步骤 1：开启 GPIO 时钟

RCC->APB2ENR |= RCC_APB2ENR_IOPAEN;   // 使能 GPIOA 时钟

步骤 2：配置 CRL 寄存器（Pin 0 对应 CRL 的位 0~3）

// 清除 Pin 0 的配置位（MODE0[1:0] 和 CNF0[1:0]）
GPIOA->CRL &= ~(0x0F << 0);

// 配置为输入模式：MODE[1:0] = 00，CNF[1:0] 根据模式选择
// 浮空输入：CNF[1:0] = 01
GPIOA->CRL |= (0x01 << 0);   // 0b0001

// 上拉/下拉输入：CNF[1:0] = 10
GPIOA->CRL |= (0x02 << 0);   // 0b0010

步骤 3：配置 ODR 寄存器决定上下拉方向（仅上拉/下拉模式需要）

// 上拉输入：ODR 对应位置 1
GPIOA->ODR |= (1 << 0);

// 下拉输入：ODR 对应位清 0
GPIOA->ODR &= ~(1 << 0);

完整配置示例（上拉输入）

RCC->APB2ENR |= RCC_APB2ENR_IOPAEN;   // 开启时钟
GPIOA->CRL &= ~(0x0F << 0);           // 清除原配置
GPIOA->CRL |= (0x02 << 0);            // CNF=10, MODE=00
GPIOA->ODR |= (1 << 0);               // 上拉使能

4.4 输入模式配置流程 SVG 图

下图展示了从寄存器操作到最终电气状态的完整配置链路：

4.5 三种输入模式的代码配置速查表

以下代码片段可直接用于实际项目，快速切换三种输入模式：

GPIOA->CRL &= ~(0x0F << 0);
GPIOA->CRL |= (0x01 << 0);

GPIOA->CRL &= ~(0x0F << 0);
GPIOA->CRL |= (0x02 << 0);
GPIOA->ODR |= (1 << 0);

GPIOA->CRL &= ~(0x0F << 0);
GPIOA->CRL |= (0x02 << 0);
GPIOA->ODR &= ~(1 << 0);

4.6 常见配置错误与排查

• 错误 1：忘记开启 GPIO 时钟，导致寄存器写入无效。排查时检查 RCC 寄存器状态。
• 错误 2：浮空输入模式下引脚电平跳变，误判为外部信号。应改用上拉或下拉输入。
• 错误 3：上拉/下拉模式下 ODR 配置与预期相反。确认 ODR 位写入方向：1 为上拉，0 为下拉。
• 错误 4：CRL/CRH 的 MODE 位未清零，导致引脚被配置为输出模式。配置前务必执行掩码清除操作。