4. 车载MCU的SPI外设模块架构

在车载MCU（如Infineon TC3xx、NXP S32K3、Renesas RH850）中，SPI模块并非简单的移位寄存器，而是一个集成了寄存器组、FIFO队列、DMA接口和时钟分频链的独立外设单元。理解其内部架构是编写高效、稳定驱动的前提。

4.1 SPI模块内部寄存器详解

SPI模块的核心操作通过三类寄存器完成：控制寄存器（配置模式与协议）、状态寄存器（查询总线与错误状态）、数据寄存器（收发数据）。

4.2 FIFO深度与DMA支持

现代车载MCU的SPI模块普遍集成了硬件FIFO，用于缓解CPU中断频率并提高数据吞吐量。FIFO深度因芯片型号而异，常见配置为4级、8级或16级。

• FIFO作用： 允许CPU或DMA一次性写入/读取多个数据单元，减少中断次数。例如，8级FIFO配合8位数据帧，一次中断可处理8个字节。
• DMA握手信号： SPI模块提供TX_DMA_REQ和RX_DMA_REQ信号。当FIFO未满（TX）或非空（RX）时，触发DMA传输请求。
• 阈值配置： 部分MCU允许设置FIFO阈值（如1/4、1/2、3/4满），用于调整中断或DMA触发的时机。

4.3 时钟分频与波特率配置

SPI的串行时钟（SCK）由MCU系统时钟（或外设总线时钟）经过分频链产生。波特率配置直接影响通信速率和信号完整性。

波特率计算公式：

SPI_SCK_Frequency = Peripheral_Clock / (2 × (BRP + 1))

其中，BRP为波特率预分频值（通常为0~255或0~7，取决于寄存器位宽）。

4.4 SPI模块内部架构图

下图展示了车载MCU中SPI模块的典型内部数据路径，涵盖寄存器、FIFO、DMA接口和时钟分频链的协作关系。

4.5 典型配置流程（代码示例）

以下代码展示了在NXP S32K3系列MCU上，初始化SPI模块并配置8级FIFO和DMA传输的典型步骤。

/* SPI初始化配置：主模式、8位数据、模式0、8级FIFO */
void SPI_Init(void)
{
    /* 1. 使能SPI模块时钟 */
    PCC->PCCn[PCC_SPI0_INDEX] |= PCC_PCCn_CGC_MASK;

    /* 2. 复位SPI模块 */
    SPI0->MCR |= SPI_MCR_HALT_MASK;
    SPI0->MCR |= SPI_MCR_MDIS_MASK;
    SPI0->MCR &= ~SPI_MCR_MDIS_MASK;

    /* 3. 配置控制寄存器：主模式、CPOL=0、CPHA=0 */
    SPI0->CTAR[0] = SPI_CTAR_FMSZ(7)      /* 8位数据帧 */
                  | SPI_CTAR_CPOL(0)
                  | SPI_CTAR_CPHA(0)
                  | SPI_CTAR_PBR(0)        /* 波特率预分频 */
                  | SPI_CTAR_BR(3);        /* 分频值 */

    /* 4. 配置FIFO深度：启用8级FIFO */
    SPI0->MCR |= SPI_MCR_DIS_RXF_MASK;    /* 先禁用RX FIFO */
    SPI0->MCR |= SPI_MCR_DIS_TXF_MASK;    /* 先禁用TX FIFO */
    SPI0->MCR &= ~(SPI_MCR_DIS_RXF_MASK | SPI_MCR_DIS_TXF_MASK); /* 启用FIFO */

    /* 5. 配置DMA请求：TX和RX均使用DMA */
    SPI0->RSER |= SPI_RSER_TFFF_RE_MASK   /* TX FIFO空时触发DMA */
                | SPI_RSER_RFDF_RE_MASK;  /* RX FIFO满时触发DMA */

    /* 6. 启动SPI模块 */
    SPI0->MCR &= ~SPI_MCR_HALT_MASK;
    SPI0->MCR |= SPI_MCR_MSTR_MASK;       /* 设置为主模式 */
}