📚 课程目录第2章 ARM架构基础（Cortex-A系列）

2. ARM架构基础（Cortex-A系列）：ARMv8-A与ARMv9-A架构对比、异常等级（EL0-EL3）、MMU与页表、GIC中断控制器

2.1 ARMv8-A 与 ARMv9-A 架构核心对比

ARMv8-A 是 ARM 进入 64 位计算时代的里程碑，而 ARMv9-A 在 v8 基础上强化了安全、可伸缩矢量计算与机密计算。车载系统从 v8 向 v9 迁移时，需重点关注以下差异：

对比维度	ARMv8-A	ARMv9-A
指令集	AArch64（A64）+ AArch32（A32/T32）	AArch64 为主，AArch32 可选（FEAT_AARCH32）
矢量扩展	NEON（128-bit SIMD）	SVE2（可伸缩矢量，128–2048 bit）
安全模型	TrustZone（EL3 安全监控）	CCA（机密计算架构）+ Realm Management Extension（RME）
异常等级	EL0–EL3，共 4 级	EL0–EL3 + RME 新增 Realm 等级（EL2 扩展）
虚拟化	EL2 提供 Stage-2 地址翻译	EL2 支持嵌套虚拟化（FEAT_NV2）
内存模型	VMSAv8-64 页表（4KB/16KB/64KB 粒度）	VMSAv9-64 页表（兼容 v8 + 增强权限位）
中断控制器	GICv3/v4	GICv4.1（虚拟 LPI 直通增强）

车载适配提示： 当前主流车载 SoC（如 NXP S32G、R-Car V3U、Qualcomm SA8295）均基于 ARMv8-A。ARMv9-A 的 SVE2 和 CCA 将在下一代域控制器中逐步落地，驱动开发者需提前理解 v9 页表权限模型与 RME 异常等级变化。

2.2 异常等级（EL0–EL3）与安全模型

ARMv8-A/v9-A 定义了 4 个异常等级（Exception Level），数字越大特权越高。EL 切换通过同步异常（SVC、HVC、SMC）或异步异常（IRQ、FIQ、SError）触发。

EL0：非特权应用（用户态），运行 Guest OS 的用户进程。
EL1：操作系统内核（Linux Kernel / RTOS），管理虚拟内存、进程调度。
EL2：虚拟机监控器（Hypervisor），提供 Stage-2 地址翻译与虚拟中断。
EL3：安全监控器（Secure Monitor），管理 TrustZone 安全态切换、电源管理。

  关键点： 车载 Linux 内核运行在 EL1（非安全态），通过 SMC 陷入 EL3 访问安全服务（如 OTA 密钥管理、硬件唯一密钥）。ARMv9-A 的 RME 在 EL2 之上新增 Realm 等级，用于保护机密虚拟机负载。

2.3 MMU 与页表（VMSAv8-64 / VMSAv9-64）

ARMv8-A 和 v9-A 的 MMU 使用 VMSAv8-64 页表格式，v9 兼容该格式并扩展了权限位。页表查找过程分为 Stage-1（VA→IPA） 和 Stage-2（IPA→PA），支持 4KB、16KB、64KB 三种翻译粒度。

2.3.1 页表层级与描述符

Level 0（L0）：512 项，每项覆盖 512GB（仅 64KB 粒度时存在）。
Level 1（L1）：512 项，每项覆盖 1GB（4KB 粒度）或 64GB（64KB 粒度）。
Level 2（L2）：512 项，每项覆盖 2MB（4KB 粒度）或 512MB（64KB 粒度）。
Level 3（L3）：512 项，每项覆盖 4KB（4KB 粒度）或 64KB（64KB 粒度）。

翻译粒度	L0 覆盖	L1 覆盖	L2 覆盖	L3 覆盖
4KB	—	1GB	2MB	4KB
16KB	—	2GB	32MB	16KB
64KB	512GB	64GB	512MB	64KB

2.3.2 页表描述符格式（4KB 粒度示例）

/* L3 页表项（Page Descriptor）位域定义 */
Bit[63:52]  : 保留 / 扩展属性（v9 新增 PBHA）
Bit[51:12]  : 物理地址高位（Output Address[47:12]）
Bit[11]     : nG（非全局位）
Bit[10]     : AF（访问标志位）
Bit[9]      : SH[1]（可共享性高位）
Bit[8]      : SH[0] / AP[2]（可共享性低位 / 访问权限高位）
Bit[7:6]    : AP[1:0]（访问权限：00 读写EL1/EL0，01 只读EL1/EL0，10 读写EL1，11 只读EL1）
Bit[5]      : NS（非安全位）
Bit[4]      : AttrIndx[0]（内存属性索引低位）
Bit[3]      : AttrIndx[1]（内存属性索引高位）
Bit[2]      : 0b01（页描述符标识）
Bit[1]      : 0b1（有效位）
Bit[0]      : 0b1（描述符类型：页）

车载适配注意： 在 Cortex-A72/A78 等大核上，Linux 默认使用 4KB 页表粒度。若 SoC 支持 64KB 粒度（如某些服务器级核心），可减少 TLB miss，但需确保所有外设 DMA 地址对齐。车载系统中，GPU 和 VPU 通常要求 4KB 连续物理内存，混合粒度时需使用 dma_alloc_coherent 或 iommu_map 处理。

2.4 GIC 中断控制器（GICv3/v4/v4.1）

通用中断控制器（Generic Interrupt Controller）是 ARM 架构的标准中断管理单元。车载系统从 GICv2 升级到 GICv3/v4 后，中断路由、虚拟化支持和 LPI（Locality-specific Peripheral Interrupt）能力显著增强。

2.4.1 GIC 架构组件

Distributor（GICD）：全局中断配置、优先级、使能、路由策略。
Redistributor（GICR）：每个 PE（Processing Element）一个，管理 PPI（私有外设中断）和 SGI（软件生成中断）。
ITS（Interrupt Translation Service）：GICv3 引入，将设备 MSI 映射为 LPI，支持中断隔离与虚拟化。
CPU Interface（GICC）：与 PE 交互，处理中断抢占与优先级掩码。

2.4.2 中断类型与路由

中断类型	ID 范围	路由方式	典型用途
SGI	0–15	软件触发，目标 PE 由 GICR 控制	核间通信（IPI）、调度
PPI	16–31	固定绑定到特定 PE	本地定时器、PMU、Watchdog
SPI	32–1019	Distributor 路由到任意 PE	外设中断（UART、I2C、CAN、Ethernet）
LPI	8192–	ITS 翻译后路由到指定 PE	PCIe MSI/MSI-X、虚拟设备中断

2.4.3 车载 GIC 配置要点

中断亲和性（Affinity）：通过 /proc/irq/<irq_num>/smp_affinity 将外设中断绑定到特定 CPU 核，避免多核争抢。
虚拟中断（vIRQ）：GICv3 支持直接注入虚拟中断到 Guest OS，减少 VM exit 开销。车载虚拟化方案（如 Jailhouse、Xen）依赖此特性。
ITS 配置：PCIe 设备使用 MSI 时，需在设备树中描述 ITS 节点，并确保 msi-controller 属性正确。

/* 设备树中 GICv3 节点示例 */
gic: interrupt-controller@51a00000 {
    compatible = "arm,gic-v3";
    reg = <0x0 0x51a00000 0x0 0x10000>,  /* GICD */
          <0x0 0x51b00000 0x0 0x200000>; /* GICR */
    interrupt-controller;
    #interrupt-cells = <3>;
    msi-controller;
    #msi-cells = <1>;
};

调试技巧： 使用 cat /proc/interrupts 查看各 CPU 核的中断分布。若发现某个核中断负载过高，可通过 echo 2 > /proc/irq/<irq_num>/smp_affinity 将中断迁移到 CPU1（位掩码 0x02）。