1. I2C总线基础：历史、物理层与电气特性

1.1 I2C总线发展简史

I2C（Inter-Integrated Circuit）总线由Philips半导体（现NXP）于1982年推出，最初用于电视接收机内部芯片间低速通信。其核心设计理念是：用最少引脚实现多主设备同步串行通信。经过40余年演进，I2C已成为嵌入式系统中最广泛使用的板级总线之一。

1.2 物理层特性：SDA与SCL

I2C总线仅需两根双向信号线：

• SDA（Serial Data Line）：串行数据线，用于传输地址、数据和应答信号。
• SCL（Serial Clock Line）：串行时钟线，由主设备产生，同步数据传输。

两根线均为开漏（Open-Drain）结构，即设备只能将线拉低（输出低电平），不能主动拉高。高电平由外部上拉电阻提供。这种结构允许多个设备共享总线，实现线与（Wired-AND）逻辑。

1.3 电气特性与上拉电阻计算

上拉电阻是I2C总线正常工作的关键元件。电阻值选择需同时满足上升时间要求和驱动能力限制。

1.3.1 上拉电阻最小值（Rₚₘᵢₙ）

最小值由设备在低电平时能吸收的最大电流决定：

Rₚₘᵢₙ = (VDD - VOLₘₐₓ) / IOLₘₐₓ

其中：
  VDD     = 总线供电电压（3.3V 或 5V）
  VOLₘₐₓ = 输出低电平最大电压（通常 0.4V）
  IOLₘₐₓ = 设备可吸收的最大灌电流（标准模式 3mA，Fm+ 20mA）

示例（3.3V系统，标准模式）：
  Rₚₘᵢₙ = (3.3 - 0.4) / 0.003 = 966.7 Ω
  实际取标称值 1 kΩ

1.3.2 上拉电阻最大值（Rₚₘₐₓ）

最大值由总线电容和要求的上升时间决定：

Rₚₘₐₓ = tᵣ / (0.8473 × Cb)

其中：
  tᵣ = 最大允许上升时间（标准模式 1000ns，快速模式 300ns）
  Cb = 总线总电容（包括引脚电容 + 走线电容，典型值 10~50 pF/设备）

示例（标准模式，Cb = 100 pF）：
  Rₚₘₐₓ = 1000ns / (0.8473 × 100pF) ≈ 11.8 kΩ
  实际取标称值 10 kΩ

1.4 总线电容与设备数量限制

I2C规范规定最大总线电容为400 pF（标准/快速模式）。每个设备引脚贡献约5~10 pF，PCB走线每厘米贡献约1 pF。估算公式：

最大设备数 ≈ (400 pF - 走线电容) / 每设备引脚电容

示例：PCB走线总长20 cm → 20 pF
      每设备引脚电容 8 pF
      最大设备数 = (400 - 20) / 8 ≈ 47 个

实际工程中建议不超过 8~16 个设备，以保证信号完整性。

1.5 XMC系列I2C电气注意事项

• 电平兼容性：XMC4000系列I/O电压为3.3V，若连接5V从设备，需使用电平转换器或确认从设备是否支持3.3V输入。
• 引脚配置：XMC I2C引脚需配置为开漏输出模式，禁止设置为推挽输出，否则会导致总线冲突。
• 滤波电容：每个设备电源引脚旁需放置100 nF去耦电容，减少噪声耦合到SDA/SCL。
• 走线布局：SDA和SCL走线应远离高频开关节点（如PWM输出、DC-DC电感），避免串扰。