3. XMC4000系统架构：总线矩阵、存储映射、DMA与SCU

XMC4000系列基于ARM Cortex-M4内核，其系统架构围绕高性能总线矩阵设计，实现了多主设备并行访问与低延迟数据通路。本章深入解析总线矩阵（AHB/APB）、存储映射、DMA控制器以及系统控制单元（SCU），为后续外设驱动与实时控制开发奠定基础。

3.1 总线矩阵与多层AHB/APB架构

XMC4000采用多层AHB-Lite总线矩阵，支持CPU、DMA、以太网等多个主设备同时访问不同从设备，避免总线冲突。APB桥接低速外设，降低功耗。

3.2 存储映射与地址空间

XMC4000的4GB地址空间遵循ARM Cortex-M4标准布局，同时针对工业控制外设进行了优化分区。下表列出关键区域及其用途：

3.3 DMA控制器

DMA（直接存储器访问）控制器在CPU不参与的情况下，在外设与存储器之间搬运数据。XMC4000的DMA支持多达8个通道，每个通道可独立配置优先级、传输宽度和触发源。

3.3.1 DMA主要特性

• 多通道并行： 最多8个DMA通道，支持链式传输（Linked List）。
• 传输模式： 单次传输、块传输、重复块传输、连续传输。
• 数据宽度： 8位、16位、32位，源和目标可不同宽度。
• 触发源： 硬件外设请求（ADC、USIC、定时器）或软件触发。
• 中断支持： 每个通道可独立产生传输完成、错误中断。

3.3.2 DMA传输流程

1. 配置DMA通道：源地址、目标地址、传输计数、数据宽度。
2. 设置触发源：选择外设事件或软件触发。
3. 使能DMA通道：等待触发信号。
4. 触发到达：DMA控制器接管总线，执行传输。
5. 传输完成：产生中断（可选），更新地址与计数。

3.4 系统控制单元（SCU）

SCU是XMC4000的“系统管家”，负责时钟生成与分配、复位管理、电源控制、系统状态监测以及外设使能。所有系统级配置都通过SCU寄存器完成。

3.4.1 SCU核心功能

3.4.2 时钟树配置示例

典型工业应用使用外部8MHz晶振，经PLL倍频至120MHz作为CPU主频：

// 伪代码：配置PLL为120MHz
SCU_PLL->PLLCON = 0x0000;          // 关闭PLL
SCU_PLL->PLLCON = (15 << 16) |    // N = 15 (倍频因子)
                   (2 << 8)  |     // P = 2 (分频因子)
                   (1 << 0);       // 使能PLL
while (!(SCU_PLL->PLLSTAT & (1 << 1))); // 等待PLL锁定
SCU_CLK->CLKCR = (0 << 0) |       // 时钟源选择PLL
                 (0 << 4);         // 不分频
// 结果: f_cpu = 8MHz * (15+1) / (2+1) = 128/3 ≈ 42.67MHz
// 实际需根据具体型号调整N/P值

3.5 架构协同工作示例

以一个典型的电机控制应用为例，展示总线矩阵、DMA、SCU如何协同：

1. SCU 配置PLL产生120MHz主频，使能ADC、CCU4、USIC外设时钟。
2. ADC 在定时器触发下采样电流/电压，通过硬件请求启动DMA传输。
3. DMA 通过AHB总线矩阵将ADC结果直接存入SRAM缓冲区，不占用CPU。
4. CPU 从Flash读取FOC算法代码，同时通过总线矩阵访问SRAM中的最新采样数据。
5. 控制输出通过CCU4产生PWM，经APB总线配置占空比。