2. PCIe配置空间：访问机制与头部结构详解

PCIe配置空间是驱动与设备进行初始握手、资源协商和错误报告的核心战场。与传统的PCI不同，PCIe将配置空间从256字节扩展至4KB，并引入了两种访问机制（IO映射与内存映射）以及两种头部类型（Type0与Type1）。理解这些机制是后续BAR空间映射和设备枚举的基础。

2.1 配置空间的访问机制

系统软件通过两种方式访问PCIe设备的配置空间：传统的IO映射（CF8/CFC）和高效的内存映射（MMCFG）。现代系统优先使用内存映射方式。

2.1.1 IO映射机制（CF8/CFC）

IO映射方式使用两个32位IO端口寄存器：

• 配置地址端口（CONFIG_ADDRESS，0xCF8）：写入要访问的配置目标地址。
• 配置数据端口（CONFIG_DATA，0xCFC）：读写配置数据。

CF8寄存器的位布局如下：

位 31    : 使能位（必须为1）
位 30-24 : 保留（必须为0）
位 23-16 : Bus Number（总线号）
位 15-11 : Device Number（设备号）
位 10-8  : Function Number（功能号）
位 7-2   : Register Offset（寄存器偏移，双字对齐）
位 1-0   : 00（固定为0，双字对齐）

2.1.2 内存映射机制（MMCFG/ECAM）

内存映射配置访问（MMCFG，Memory-Mapped Configuration）将整个PCIe配置空间树映射到一段连续的物理内存区域。ACPI表（MCFG表）提供该区域的基地址。

MMCFG地址到配置空间的映射公式：

物理地址 = MMCFG基地址 + (Bus号 << 20) | (Device号 << 15) | (Function号 << 12) | 寄存器偏移

每个设备的功能（Function）占用4KB空间，其中：

• 0x000 - 0x0FF：PCI兼容配置空间（前256字节）
• 0x100 - 0xFFF：PCIe扩展配置空间（后3840字节）

2.2 配置空间头部结构

PCIe配置空间的前256字节（0x00-0xFF）与PCI兼容，称为配置空间头部。根据设备类型，头部分为两种：Type0（非桥设备）和Type1（桥设备，如PCIe交换机端口、Root Port）。

2.2.1 公共头部字段（0x00-0x0F）

两种头部类型的前16字节完全相同：

2.2.2 Type0头部结构（非桥设备）

Type0头部用于Endpoint设备（如网卡、显卡、NVMe SSD）。其布局从0x10开始与Type1分叉。

2.2.3 Type1头部结构（桥设备）

Type1头部用于PCIe交换机（Switch）的Upstream Port和Downstream Port、Root Port等桥设备。其核心功能是管理下游总线。

2.3 配置空间访问的驱动实现要点

在驱动开发中，访问配置空间需要遵循以下步骤：

1. 获取配置空间基地址：通过pci_dev结构体中的pci_resource_start()获取BAR地址，或通过MMCFG基地址计算。
2. 选择访问方式：优先使用内存映射（MMCFG），回退到IO映射（CF8/CFC）。
3. 读取头部类型：读取0x0E偏移处的Header Type字段，判断是Type0还是Type1。
4. 解析BAR寄存器：对于Type0设备，读取BAR0-BAR5确定设备需要的地址空间大小和类型。
5. 解析桥设备窗口：对于Type1设备，读取总线号和地址窗口寄存器，构建总线拓扑。

2.4 配置空间访问代码示例

以下Linux内核代码片段演示如何通过MMCFG方式读取配置空间：

#include <linux/pci.h>
#include <linux/io.h>

/* 通过MMCFG读取配置空间双字 */
u32 pci_mmcfg_read_dword(struct pci_dev *dev, int offset)
{
    void __iomem *addr;
    u32 mmcfg_base;
    u32 bus, devfn, reg;

    /* 获取MMCFG基地址（通常从ACPI MCFG表获取） */
    mmcfg_base = pci_mmcfg_base_addr();

    /* 计算MMCFG地址 */
    bus = dev->bus->number;
    devfn = dev->devfn;
    reg = offset & 0xFC;  /* 双字对齐 */

    addr = (void __iomem *)(mmcfg_base +
           (bus << 20) | (PCI_SLOT(devfn) << 15) |
           (PCI_FUNC(devfn) << 12) | reg);

    return readl(addr);
}

/* 探测BAR大小（标准方法） */
u32 pci_bar_size(struct pci_dev *dev, int bar_num)
{
    u32 bar_orig, bar_size;
    int offset = PCI_BASE_ADDRESS_0 + (bar_num * 4);

    /* 保存原始值 */
    pci_read_config_dword(dev, offset, &bar_orig);

    /* 写入全1 */
    pci_write_config_dword(dev, offset, 0xFFFFFFFF);

    /* 读回并计算大小 */
    pci_read_config_dword(dev, offset, &bar_size);
    bar_size = bar_size & 0xFFFFFFF0;  /* 掩码低4位 */
    bar_size = (~bar_size) + 1;        /* 取反加1得到大小 */

    /* 恢复原始值 */
    pci_write_config_dword(dev, offset, bar_orig);

    return bar_size;
}