4. RGB接口时序分析：VSYNC/HSYNC/DE/CLK信号定义与参数

RGB接口（又称TTL接口或并行RGB接口）是嵌入式系统中驱动LCD屏最经典的同步并行接口。理解其时序是驱动开发与硬件调试的基础。本章将深入解析VSYNC、HSYNC、DE、CLK四根核心信号的定义、时序参数（HBP/HFP/VBP/VFP）以及典型时序图。

4.1 核心信号定义

RGB接口通常包含以下四类同步控制信号与一组并行数据总线（R/G/B各若干位）：

4.2 时序参数详解：HBP/HFP/VBP/VFP

RGB接口的时序由“有效显示区”和“消隐区”组成。消隐区又分为前肩（Front Porch）、后肩（Back Porch）和同步脉冲（Sync Pulse）。这些参数共同决定了完整的行周期和帧周期。

4.2.1 水平时序参数（一行之内）

4.2.2 垂直时序参数（一帧之内）

4.3 典型时序图

下图展示了RGB接口在一帧内的完整时序关系，包含VSYNC、HSYNC、DE和CLK的波形对应关系。

4.4 DE模式 vs 同步模式

RGB接口存在两种主流工作模式，逻辑分析仪调试时需要根据屏端配置选择正确的信号分析方式：

4.5 典型参数配置示例

以一款常见的480×272分辨率RGB屏为例，其典型时序参数如下（来自数据手册）：

/* 480x272 RGB LCD 时序配置示例 */
#define LCD_HSYNC_WIDTH   41   /* 水平同步脉冲宽度：41 PCLK */
#define LCD_HBP           2    /* 水平后肩：2 PCLK */
#define LCD_HFP           2    /* 水平前肩：2 PCLK */
#define LCD_HACT          480  /* 水平有效像素：480 PCLK */
/* 一行总PCLK数 = 41 + 2 + 480 + 2 = 525 PCLK */

#define LCD_VSYNC_WIDTH   10   /* 垂直同步脉冲宽度：10 行 */
#define LCD_VBP           2    /* 垂直后肩：2 行 */
#define LCD_VFP           2    /* 垂直前肩：2 行 */
#define LCD_VACT          272  /* 垂直有效行数：272 行 */
/* 一帧总行数 = 10 + 2 + 272 + 2 = 286 行 */

/* 像素时钟频率计算（假设帧率60Hz）：
 * PCLK = 286 * 525 * 60 ≈ 9.009 MHz
 * 实际常用 9MHz 或 10MHz */

4.6 逻辑分析仪测量时序参数的方法

使用逻辑分析仪验证RGB接口时序时，建议按以下步骤操作：

1. 信号连接： 将逻辑分析仪的通道0~3分别连接CLK、HSYNC、VSYNC、DE，并确保共地。
2. 采样率设置： 采样率至少为PCLK频率的4倍以上（推荐8~10倍），避免采样失真。
3. 触发设置： 设置VSYNC下降沿（或上升沿，取决于屏端极性）为触发条件，捕获一帧完整数据。
4. 测量H Total： 在波形上测量两个连续HSYNC脉冲上升沿之间的时间，除以PCLK周期，得到H Total。
5. 测量HBP： 从HSYNC脉冲结束到DE上升沿之间的PCLK个数。
6. 测量HACT： 测量DE高电平持续期间的PCLK个数，应等于水平分辨率。
7. 测量V Total： 测量两个连续VSYNC脉冲上升沿之间的时间，除以行周期，得到V Total。
8. 验证帧率： 帧率 = 1 / (V Total × H Total × PCLK周期)。

下图展示了使用逻辑分析仪测量一行时序时的关键测量点：

4.7 常见时序问题与排查