2. PCIe配置空间：配置空间布局（Type0/Type1）、Capability结构、扩展配置空间（ECAM）

PCIe配置空间是软件发现、枚举和控制设备的基础。与传统的PCI配置空间（256字节）不同，PCIe将配置空间扩展至4KB，并引入了ECAM（Enhanced Configuration Access Mechanism，增强配置访问机制）来高效访问这些空间。理解Type0和Type1配置空间的布局差异、Capability链表的遍历方式以及扩展配置空间的结构，是进行设备驱动开发和DMA性能调优的前提。

2.1 配置空间布局：Type0 与 Type1

PCIe配置空间的前256字节（0x00-0xFF）与PCI兼容，称为PCI兼容配置空间。根据设备类型，该空间分为两种布局：Type0（用于Endpoint，端点设备）和Type1（用于Switch/Bridge，交换器/桥设备）。两者的主要区别在于Header区域（0x0E-0x3F）的定义。

偏移（字节）	寄存器名称	Type0（Endpoint）	Type1（Bridge）
0x00-0x01	Vendor ID	厂商ID	厂商ID
0x02-0x03	Device ID	设备ID	设备ID
0x04-0x05	Command	命令寄存器	命令寄存器
0x06-0x07	Status	状态寄存器	状态寄存器
0x08-0x0B	Revision ID / Class Code	修订ID / 类代码	修订ID / 类代码
0x0C-0x0D	Cache Line Size / Latency Timer / Header Type	缓存行大小 / 延迟定时器 / 头类型	缓存行大小 / 延迟定时器 / 头类型
0x0E-0x0F	BIST	内建自测试	内建自测试
0x10-0x27	Base Address Registers (BARs)	6个BAR（每个32位或成对64位）	2个BAR（用于桥自身）
0x18-0x1B	Secondary Latency Timer	—	次级延迟定时器
0x1C-0x1D	Subordinate Bus Number	—	下级总线号
0x1E-0x1F	Secondary Bus Number	—	次级总线号
0x20-0x21	Primary Bus Number	—	主总线号
0x24-0x27	Memory Base / Limit	—	内存基址/上限
0x28-0x2B	Prefetchable Memory Base / Limit	—	预取内存基址/上限
0x2C-0x2F	I/O Base / Limit	—	I/O基址/上限
0x30-0x33	Expansion ROM Base Address	扩展ROM基址	扩展ROM基址
0x34-0x3B	Capabilities Pointer	Capability链表指针	Capability链表指针
0x3C-0x3F	Interrupt Line / Pin / Min Gnt / Max Lat	中断配置	中断配置

2.2 Capability 结构

PCIe引入了Capability链表机制，用于扩展配置空间的功能描述。每个Capability结构以一个8位的Capability ID开始，后跟一个8位的Next Capability Pointer，指向下一个Capability结构的偏移地址。链表以Next Pointer为0x00结束。

常见的PCIe Capability包括：

• 0x10： PCI Express Capability（核心能力，包含设备类型、链路状态、设备控制等）
• 0x05： MSI Capability（传统消息信号中断）
• 0x11： MSI-X Capability（增强型消息信号中断）
• 0x01： Power Management Capability（电源管理）
• 0x09： Vendor-Specific Capability（厂商自定义）

// 遍历Capability链表示例（伪代码）
uint8_t cap_ptr = pci_read_config_byte(dev, 0x34);
while (cap_ptr != 0) {
    uint8_t cap_id = pci_read_config_byte(dev, cap_ptr);
    // 处理cap_id
    if (cap_id == PCI_CAP_ID_MSIX) {
        // 找到MSI-X Capability
        break;
    }
    cap_ptr = pci_read_config_byte(dev, cap_ptr + 1);
}

2.3 扩展配置空间（ECAM）

PCIe将配置空间从256字节扩展至4KB（0x000-0xFFF）。前256字节（0x000-0xFF）为PCI兼容区域，后3840字节（0x100-0xFFF）为扩展配置空间。扩展配置空间通过ECAM机制访问。

ECAM工作原理：

• 系统软件将PCIe配置空间映射到系统内存地址空间中的一个连续区域（MMIO）。
• 每个PCIe设备（Function）占用4KB的配置空间。
• 通过计算Bus:Device:Function对应的内存偏移，直接进行内存读写操作，无需I/O端口。

地址映射公式：

ECAM基地址 + (Bus × 256 × 8 × 4096) + (Device × 8 × 4096) + (Function × 4096) + 寄存器偏移

简化后：

ECAM基地址 + (Bus × 256 × 32KB) + (Device × 32KB) + (Function × 4KB) + 寄存器偏移

2.4 扩展配置空间中的关键结构

扩展配置空间（0x100-0xFFF）主要包含PCIe特有的扩展Capability结构。这些结构同样以链表形式组织，但使用Extended Capability ID（16位）和Next Capability Offset（12位）。

偏移（扩展空间）	Extended Capability ID	描述
0x100	0x0001	Advanced Error Reporting (AER)
0x100	0x0002	Virtual Channel (VC)
0x100	0x0003	Device Serial Number
0x100	0x0004	Power Budgeting
0x100	0x000B	Physical Layer 16.0 GT/s (PCIe 4.0)
0x100	0x0026	Data Object Exchange (DOE)

扩展Capability的遍历方式与标准Capability类似，但起始指针位于配置空间偏移0x100处（第一个扩展Capability的Header）。

// 遍历扩展Capability链表示例（伪代码）
uint16_t ext_offset = 0x100;
while (ext_offset != 0 && ext_offset < 0x1000) {
    uint16_t ext_cap_id = pci_read_config_word(dev, ext_offset);
    // 处理ext_cap_id
    if (ext_cap_id == PCI_EXT_CAP_ID_AER) {
        // 找到AER扩展Capability
        break;
    }
    // Next Capability Offset位于偏移+2的低12位
    ext_offset = pci_read_config_word(dev, ext_offset + 2) & 0xFFF;
}

2.5 配置空间枚举流程

在系统启动或驱动加载时，软件通过ECAM遍历整个PCIe总线树，发现所有设备并读取其配置空间。基本流程如下：

1. 确定ECAM基地址： 从ACPI MCFG表或设备树中获取ECAM的MMIO基地址。
2. 遍历总线： 从总线0开始，扫描每个总线上的设备（Device 0-31）和功能（Function 0-7）。
3. 读取Vendor ID： 如果读取的Vendor ID为0xFFFF，表示该设备不存在，跳过。
4. 识别设备类型： 读取Header Type寄存器（偏移0x0E），判断是Type0还是Type1。
5. 递归枚举： 对于Type1设备（Bridge），读取其Secondary Bus Number和Subordinate Bus Number，递归扫描下游总线。
6. 读取Capability链表： 对于存在的设备，遍历标准Capability和扩展Capability链表，记录所需能力。