4. MIPI C-PHY 电气特性：3线差分信号、电压摆幅（300mV）、共模电压、眼图与眼高、时钟嵌入技术

MIPI C-PHY 是 MIPI 联盟为摄像头与显示接口定义的高速串行物理层标准。与传统的 D-PHY 使用独立时钟通道不同，C-PHY 采用 3线差分信号 与 时钟嵌入技术，在减少引脚数的同时提升带宽效率。本章深入剖析 C-PHY 的核心电气参数，为信号完整性测试提供理论基础。

4.1 3线差分信号与电压摆幅（300mV）

C-PHY 使用三根信号线（A、B、C）构成一组通道，每根线相对于地线传输电压。与 D-PHY 的差分对（2线）不同，C-PHY 的 3线结构通过 三态电平 编码，每个符号可传输 2.28 bit 数据。电压摆幅典型值为 300 mV（峰-峰值），远低于传统 LVDS 的 350 mV，有助于降低功耗和电磁干扰。

关键参数对比：C-PHY vs D-PHY
参数C-PHYD-PHY
信号线数量/通道3 线（A/B/C）2 线（D+/D-）
电压摆幅（VSWING）300 mV（典型）200 mV（典型）
共模电压（VCM）200 mV（典型）200 mV（典型）
时钟方式嵌入数据中独立时钟通道
每符号比特数2.28 bit1 bit

电压摆幅的精确控制依赖于发送端的 可编程驱动强度 与 端接电阻。在测试中，需使用高速示波器（带宽 ≥ 4 GHz）测量单端波形，确保摆幅在 270 mV 至 330 mV 范围内。

C-PHY 3线差分信号电压摆幅示意图 VSWING = 300 mV VCM = 200 mV 三线独立摆动，但共模电压 保持一致，确保差分接收正确。

4.2 共模电压与共模抑制

C-PHY 的共模电压（VCM）定义为三根信号线电压的平均值，典型值为 200 mV。共模电压的稳定性直接影响接收端的 共模抑制比（CMRR）。在测试中，需关注以下指标：

  • 共模电压漂移：长时间工作下，VCM 变化应小于 ±20 mV。
  • 共模噪声：电源纹波或地弹反射引入的共模分量，需通过差分探头抑制。
  • 共模端接：接收端需提供 50 Ω 至 VCM 的端接，以吸收反射。
测试建议： 使用差分探头测量 A-B、B-C、C-A 三组差分信号，同时用单端探头监测各线对地电压，计算 VCM = (VA + VB + VC) / 3。示波器应设置为 AC 耦合，避免直流偏置影响。

4.3 眼图与眼高

眼图是评估信号质量的核心工具。C-PHY 的眼图通过叠加所有符号周期的波形生成，关键参数包括：

参数定义C-PHY 典型要求
眼高（Eye Height）眼图垂直开口高度，反映噪声容限≥ 140 mV
眼宽（Eye Width）眼图水平开口宽度，反映抖动容限≥ 0.5 UI
抖动（Jitter）信号边沿的时间偏差≤ 0.15 UI
共模眼图三线共模分量的眼图，用于评估共模噪声眼高 ≥ 50 mV

眼高直接反映电压裕量。若眼高低于 140 mV，可能因阻抗不匹配、端接错误或驱动强度不足导致。测试时需使用 时钟恢复（CDR） 触发，而非外部时钟。

C-PHY 眼图与眼高测量 眼高 ≥ 140 mV 眼宽 ≥ 0.5 UI 眼图中心区域越开阔， 信号质量越好。

4.4 时钟嵌入技术

C-PHY 不提供独立的时钟通道，而是将时钟信息嵌入到数据流中。接收端通过 时钟数据恢复（CDR） 电路从 3线信号的状态转换中提取时钟。其核心机制如下：

  1. 状态编码：每根线在 High、Low、Mid 三种电平间切换，每次切换代表一个符号边界。
  2. 转换检测：接收端检测任意两根线之间的电压差变化，生成边沿触发信号。
  3. PLL 锁定：CDR 中的锁相环（PLL）根据边沿频率调整本地时钟相位，实现同步。
注意： 时钟嵌入技术对信号完整性要求更高。若眼图闭合或抖动过大，CDR 可能失锁，导致数据错误。测试时需验证 CDR 的锁定时间与抖动容限。
C-PHY 时钟嵌入与 CDR 流程 发送端（TX） A/B/C 三线 接收端（RX） CDR 模块 时钟嵌入流程： 1. TX 将时钟信息编码为三线状态转换 2. RX 检测边沿并生成恢复时钟 3. CDR 使用 PLL 锁定恢复时钟，同步数据采样

4.5 电气特性测试要点

在 Linux 设备驱动开发中，验证 C-PHY 电气特性需结合硬件测试与驱动配置。以下为关键测试步骤：

  • 电压摆幅测试：使用示波器测量单端波形，确保 VSWING 在 270–330 mV 内。
  • 共模电压测试：计算三线平均电压，验证 VCM 稳定在 200 mV ± 20 mV。
  • 眼图测试：使用眼图模板（Mask）测试，确保眼高 ≥ 140 mV，眼宽 ≥ 0.5 UI。
  • CDR 锁定测试：注入已知抖动，验证 CDR 锁定时间 < 100 μs。
驱动配置示例： 在设备树中设置 C-PHY 驱动强度与端接模式。 
/* 设备树节点示例 */
&csi_phy {
    mipi-cphy-mode = "cphy-1.0";
    drive-strength = <0x2>;  /* 0x2 = 中等驱动 */
    termination = <0x1>;     /* 0x1 = 50Ω 端接 */
    vcm-voltage = <200>;     /* 共模电压 200 mV */
};

通过上述测试与配置，可确保 C-PHY 链路在物理层满足 MIPI 规范，为上层驱动提供可靠的信号基础。

← 上一章 📖 返回目录 下一章 →