4. DMA基础：DMA工作原理、xHCI中的DMA角色、Cache一致性（Coherency）问题

DMA（Direct Memory Access，直接存储器访问）是xHCI控制器实现高性能数据传输的基石。在USB 3.x高速传输场景下，若每次数据传输都依赖CPU逐字节搬运，将严重消耗处理器资源并降低系统吞吐量。本章深入剖析DMA的核心机制、在xHCI中的具体角色，以及嵌入式开发者必须面对的Cache一致性问题。

4.1 DMA工作原理

DMA允许外设（如xHCI控制器）绕过CPU，直接与系统内存进行批量数据交换。其核心组件包括DMA引擎、源地址寄存器、目标地址寄存器、传输长度计数器以及控制/状态寄存器。

4.2 xHCI中的DMA角色

在xHCI架构中，DMA并非独立控制器，而是集成在xHCI主机控制器内部。控制器通过PCIe总线直接发起内存读写事务，访问系统内存中的数据结构。

4.3 Cache一致性（Coherency）问题

现代处理器使用多级Cache来加速内存访问，但DMA直接访问物理内存，绕过了CPU的Cache层次。当CPU和DMA引擎共享同一块内存区域时，若Cache与内存数据不一致，将导致数据损坏或逻辑错误。

4.3.1 问题场景分析

• CPU写→DMA读（描述符更新）：CPU在内存中构建TRB描述符，但数据可能仍停留在Cache中未写回内存。DMA读取到的是陈旧数据。
• DMA写→CPU读（事件处理）：控制器通过DMA将Event TRB写入内存，但CPU读取时可能命中Cache中的旧副本，看不到新写入的事件。

4.3.2 一致性维护策略

1. 一致性DMA缓冲区（Coherent DMA Buffers）：使用dma_alloc_coherent分配内存，该API返回的虚拟地址对应的物理内存被标记为不可Cache（或使用硬件一致性协议，如IOMMU/SMMU）。适用于描述符、事件环等频繁交互的数据结构。
2. 流式DMA映射（Streaming DMA Mapping）：使用dma_map_single/dma_unmap_single，在每次DMA传输前后显式执行Cache维护操作。适用于大数据缓冲区，可减少一致性开销。
3. 内存屏障（Memory Barriers）：在更新描述符后、通知Doorbell前插入写屏障（wmb()），确保所有写操作对DMA可见。在读取事件环前插入读屏障（rmb()），确保读取到最新数据。

// 示例：使用一致性DMA缓冲区分配描述符环
struct xhci_ring *ring;
dma_addr_t dma_handle;

// 分配一致性内存（非Cacheable）
ring->dequeue = dma_alloc_coherent(dev, 
                                   sizeof(struct xhci_trb) * TRBS_PER_SEGMENT,
                                   &dma_handle, 
                                   GFP_KERNEL);
if (!ring->dequeue) {
    dev_err(dev, "Failed to allocate coherent DMA memory for ring\n");
    return -ENOMEM;
}

// 更新TRB描述符（直接写入内存，无需手动flush）
struct xhci_trb *trb = &ring->dequeue[0];
trb->field0 = cpu_to_le32(transfer_length);
trb->field1 = cpu_to_le32(trb_type | flags);
// 写屏障确保描述符更新完成
wmb();
// 通知Doorbell寄存器
writel(slot_id | ep_index, xhci->dba->doorbell[doorbell]);

4.3.3 不同架构的Cache一致性差异