2. USB物理层与电气特性

USB物理层定义了数据在线缆上传输的电气规范与机械结构。对于电池供电设备而言,理解D+/D-差分信号的电平标准、线缆阻抗以及电压降特性,是设计稳定中断传输与低功耗系统的前提。本章从线缆结构出发,逐步深入到差分信号机制与电池场景下的电压约束。

2.1 USB线缆结构与屏蔽

标准USB线缆内部包含四根导体:VBUS(电源)、GND(地)、D+(数据正)、D-(数据负)。高速/全速线缆还需内层屏蔽层以抑制EMI。线缆结构直接影响信号完整性与供电能力。

导体 颜色(标准) 功能 电池设备关注点
VBUS 红色 供电(4.75V–5.25V) 线缆电阻导致电压降,影响充电效率
GND 黑色 参考地回路 地弹噪声影响信号完整性
D+ 绿色 差分数据正端 终端匹配与共模噪声敏感
D- 白色 差分数据负端 与D+共同决定差分摆幅
设计提示:电池供电设备在选用USB线缆时,应优先选择AWG 24或更粗的VBUS/GND导体,以降低直流电阻(DCR)。每0.1Ω的线缆电阻在500mA电流下会产生50mV压降,直接影响电池充电终止电压的精度。
USB 2.0 线缆横截面结构 外层护套(PVC/TPE) 编织屏蔽层(铜网) 铝箔屏蔽 VBUS GND D+ D- 填充物(凯夫拉/棉线)

2.2 差分信号与D+/D-电平规范

USB使用差分信号传输数据,D+与D-互为反相。接收端通过比较两线电压差(VDIFF = VD+ − VD-)来判定逻辑电平,从而获得更高的抗共模噪声能力。

2.2.1 差分信号基本原理

  • 逻辑“1”(J状态): D+ > D-,差分电压 ≥ 200mV(全速/低速)或 ≥ 400mV(高速)。
  • 逻辑“0”(K状态): D- > D+,差分电压 ≤ −200mV。
  • 共模范围: 单端电压在0.8V–2.5V之间(全速/低速),高速模式下共模电压需稳定在200mV±25mV。
关键指标: 差分阻抗必须严格控制在90Ω ± 15%(全速/低速)或45Ω ± 10%(高速)。电池设备中,PCB走线阻抗失配会导致信号反射,增加误码率,进而触发USB主机重试,消耗额外电量。

2.2.2 全速/低速与高速电平对比

参数 全速/低速(FS/LS) 高速(HS)
信号摆幅(差分) 0V – 3.3V(单端) 400mV(差分峰峰值)
终端匹配 D+/D-各接15kΩ下拉(设备端) D+/D-各接45Ω对地(设备端)
上升时间 4ns – 20ns 500ps(典型)
共模电压 1.5V – 2.0V 200mV ± 25mV
电池设备影响 摆幅大,功耗较高 摆幅小,但需额外终端电阻
USB差分信号波形(全速模式) 3.3V 1.65V 0V VDIFF = 3.3V 共模 ≈ 1.65V 时间 (t) D+ D-

2.3 电池供电设备中的电压降问题

在电池供电设备中,USB VBUS从主机端口到设备端的电压降由三部分组成:线缆压降、连接器接触电阻压降、PCB走线及保护器件压降。当电池电压接近充电终止电压时,微小的压降可能导致充电提前终止或误判。

2.3.1 电压降的组成与计算

压降来源 典型阻值 500mA下压降 1.5A下压降
USB线缆(1m,AWG 26) 0.2Ω 100mV 300mV
USB连接器(接触电阻×2) 30mΩ 15mV 45mV
PCB走线+过孔 50mΩ 25mV 75mV
ESD保护器件 20mΩ 10mV 30mV
总压降 0.3Ω 150mV 450mV
注意:当电池设备以1.5A(BC 1.2模式)充电时,450mV的压降意味着设备端VBUS电压可能降至4.55V以下。若电池充电IC的终止电压检测点位于设备端,可能导致充电提前进入恒压阶段,延长充电时间或降低电池容量利用率。

2.3.2 电压降对中断传输的影响

中断传输要求设备在主机轮询间隔内及时响应。电压降过大会导致设备内部LDO输出不稳定,进而影响收发器(Transceiver)的共模电平与差分摆幅,具体表现为:

  • 信号眼图闭合: VBUS下降导致D+/D-驱动强度减弱,眼图高度降低,误码率上升。
  • 主机复位风险: 当设备端VBUS低于4.4V时,USB规范允许主机复位总线,中断传输被强制终止。
  • 电池电量误报: 电压降导致ADC采样到的VBUS偏低,系统可能误判电池电量,提前进入低功耗模式。
USB VBUS电压降路径与影响 USB主机 5.00V 线缆 −100mV 连接器 −15mV PCB走线 −25mV 设备端 4.86V 电压降对电池设备的影响 • 充电IC提前进入恒压模式,电池充不满 • 收发器驱动减弱,中断传输误码率上升 • VBUS低于4.4V时可能触发主机复位

2.4 电池设备中的低功耗电气设计要点

针对电池供电场景,USB物理层设计需在信号完整性与功耗之间取得平衡。以下为关键设计实践:

  1. 选择低电阻线缆与连接器: 使用AWG 24或更粗的VBUS/GND线缆,连接器接触电阻应低于20mΩ。
  2. PCB走线优化: VBUS走线宽度≥40mil(1oz铜厚),D+/D-差分对走线长度匹配在5mm以内,阻抗控制在90Ω±10%。
  3. ESD保护器件选型: 选用低电容(<1pF)、低漏电流(<1μA)的TVS管,避免在待机时消耗电池电量。
  4. VBUS电压检测: 在设备端使用高精度ADC(±1%以内)监测VBUS,补偿线缆压降,避免充电误判。
  5. 终端电阻动态切换: 在低功耗待机模式下,断开D+/D-上的终端电阻(通过GPIO控制MOSFET),减少静态功耗。
低功耗技巧: 对于仅使用中断传输的电池设备(如HID键盘、传感器节点),可在空闲时让USB收发器进入挂起状态(Suspend),此时D+/D-线路处于高阻态,总线电流降至2.5mA以下。唤醒时通过中断事件触发D+上拉恢复连接。

2.5 本章小结