1. OHCI 协议概述：标准历史、核心设计思想与对比

OHCI（Open Host Controller Interface）是 USB 主机控制器接口标准之一，由 Compaq、Microsoft 和 National Semiconductor 联合制定，于 1996 年发布 1.0 规范。它定义了 USB 主机控制器硬件与软件驱动之间的标准接口，旨在降低驱动开发复杂度，提升跨平台兼容性。

1.1 OHCI 标准的历史演进

USB 1.x 时代，主机控制器接口存在两大阵营：Intel 主导的 UHCI（Universal Host Controller Interface）和开放联盟主导的 OHCI。OHCI 的设计目标是将更多控制逻辑交给硬件，减少软件干预，从而简化驱动开发。

1.2 核心设计思想

OHCI 的核心设计哲学是 “硬件辅助，软件轻量”。与 UHCI 将大部分调度工作交给软件不同，OHCI 在硬件层面实现了以下关键机制：

• 周期性列表（Periodic List）： 硬件自动遍历中断传输（Interrupt Transfer）和等时传输（Isochronous Transfer）的 ED（Endpoint Descriptor）链表，无需软件逐帧干预。
• 非周期性列表（Non-periodic List）： 硬件在周期性列表空闲时，自动切换到控制传输（Control）和批量传输（Bulk）的 ED 链表，实现带宽复用。
• HCCA（Host Controller Communication Area）： 一块共享内存区域，硬件将帧完成状态、中断状态等信息写入 HCCA，驱动通过轮询或中断读取。
• 帧周期固定为 1ms： 硬件以 1ms 为帧周期，每帧开始发送 SOF（Start of Frame）包，驱动基于帧号（Frame Number）进行时间管理。

1.3 OHCI 与 UHCI / EHCI 的对比

三种主机控制器接口在设计理念、硬件复杂度、软件负担和适用场景上存在显著差异。下表从驱动开发角度进行对比：

1.4 OHCI 在驱动开发中的关键数据结构

驱动开发者必须理解以下三个核心数据结构，它们直接映射到硬件寄存器或共享内存：

• HcControl（控制寄存器）： 控制主机控制器的运行状态（运行/停止/复位）、周期性列表使能、非周期性列表使能等。
• HcInterruptStatus（中断状态寄存器）： 反映写回完成、帧号溢出、根集线器状态变化、传输完成等中断事件。
• Hcca（Host Controller Communication Area）： 256 字节对齐的共享内存区域，包含帧号、完成状态字、中断状态字等。

/* OHCI HCCA 结构定义（简化） */
struct ohci_hcca {
    uint32_t frame_number;      /* 当前帧号，每帧递增 */
    uint32_t done_head;         /* 已完成 TD 链表头指针 */
    uint8_t  reserved[116];     /* 保留 */
    uint32_t interrupt_status;  /* 中断状态位图 */
    uint8_t  pad[120];          /* 填充至 256 字节 */
} __attribute__((aligned(256)));

1.5 控制传输在 OHCI 中的实现特点

控制传输是 USB 设备枚举和配置的基础，在 OHCI 中具有以下特点：

• 三个阶段： SETUP（建立）、DATA（数据，可选）、STATUS（状态）。每个阶段对应一个或多个 TD。
• 硬件自动重试： 当设备返回 NAK 时，OHCI 硬件会自动重试当前 TD，无需软件干预。但重试次数过多会导致帧时间超限。
• 控制 ED 位于非周期性列表： 控制传输的 ED 被挂接到非周期性列表，硬件在周期性列表空闲时处理。
• TD 完成中断： 每个 TD 完成后，硬件将其加入 HCCA.done_head 链表，并触发中断（如果使能）。