3. USB Host控制器硬件：OHCI、UHCI、EHCI、xHCI架构对比与演进

USB Host控制器是系统与USB设备通信的硬件核心。从USB 1.0到USB 4.0，控制器架构经历了四次重大迭代：OHCI、UHCI、EHCI和xHCI。理解这些架构的差异与演进，是掌握USB驱动开发的基础。

3.1 控制器架构演进总览

下表从协议版本、传输速率、帧结构、调度模型和软件复杂度五个维度，对比四种控制器的核心差异：

3.2 OHCI与UHCI：USB 1.1时代的两种设计哲学

USB 1.1时代，Intel主导的UHCI与Microsoft/康柏主导的OHCI并存。两者功能等价，但硬件/软件分工截然不同。

3.2.1 OHCI（Open Host Controller Interface）

• 设计理念：硬件承担更多调度逻辑，软件驱动相对简单。
• 帧调度：硬件维护一个端点描述符链表，软件只需配置链表头，硬件自动遍历执行。
• 中断传输：硬件在每帧内轮询中断端点，软件通过中断完成回调处理数据。
• 适用场景：嵌入式系统、非x86平台，因软件开销低而受欢迎。

3.2.2 UHCI（Universal Host Controller Interface）

• 设计理念：软件负责大部分调度决策，硬件仅提供基本传输引擎。
• 帧调度：软件在每帧开始前构建传输描述符（TD）链表，硬件按链表顺序执行。
• 中断传输：软件需精确计算每帧的中断轮询间隔，硬件不提供自动重试。
• 适用场景：Intel芯片组PC，因硬件成本低而广泛部署。

3.2.3 OHCI与UHCI架构对比SVG

3.3 EHCI：USB 2.0高速时代的复合控制器

USB 2.0引入高速（480 Mbps）模式，但必须兼容全速（12 Mbps）和低速（1.5 Mbps）设备。Intel设计了EHCI，但EHCI只处理高速传输。对于全速/低速设备，系统必须搭配一个UHCI或OHCI控制器。这导致了一个芯片上集成多个控制器的复合架构。

3.3.1 EHCI核心特性

• 微帧调度：将1ms帧细分为8个125μs微帧，支持更精细的带宽分配。
• 异步列表（Async List）：用于批量传输和控制传输，采用循环链表。
• 周期列表（Periodic List）：用于中断传输和等时传输，采用帧索引数组。
• 端口路由：EHCI通过端口握手机制，将全速/低速设备“移交”给配套的UHCI/OHCI。

3.3.2 EHCI复合控制器架构

3.4 xHCI：统一架构的USB 3.x/4.0时代

USB 3.0引入SuperSpeed（5 Gbps）后，Intel彻底重构了控制器架构，推出xHCI（eXtensible Host Controller Interface）。xHCI的设计目标是一个控制器处理所有协议，终结EHCI时代的复合架构混乱。

3.4.1 xHCI核心设计

• 命令环（Command Ring）与事件环（Event Ring）：软件通过命令环下发请求，硬件通过事件环异步返回结果，实现全异步通信。
• 端点上下文（Endpoint Context）：每个端点拥有独立的上下文数据结构，硬件直接管理调度，无需软件干预。
• 中断传输优化：支持中断事件批量上报，减少CPU中断次数。
• 热插拔原生支持：硬件自动检测端口事件并生成事件环条目，驱动只需轮询事件环。

3.4.2 xHCI架构框图

3.5 四种控制器架构演进总结

从驱动开发视角，四种控制器的演进可归纳为以下关键变化：