4、串口DMA接收原理：RXNE标志与DMA请求的关系，接收溢出与处理策略

在串口DMA接收系统中，理解硬件层面的标志位与DMA请求之间的协同关系，是设计可靠双缓冲机制的前提。本章深入剖析RXNE（Receive Not Empty）标志如何触发DMA请求、数据如何从移位寄存器搬运到内存，以及当数据到达速度超过DMA处理能力时，如何检测并恢复溢出错误。

4.1 RXNE标志与DMA请求的硬件联动

USART外设内部包含一个接收移位寄存器（RDR）和一个接收数据寄存器（DR）。当一帧数据（通常为8位或9位）在移位寄存器中完成同步采样后，硬件自动将数据并行加载到DR中，同时置位RXNE标志。

RXNE标志的置位会触发两种行为：

• 中断请求：若USART_CR1寄存器中的RXNEIE位被使能，则产生USART中断，CPU需在中断服务程序中读取DR以清除RXNE。
• DMA请求：若USART_CR3寄存器中的DMAR（DMA接收使能）位被置1，则RXNE置位会向DMA控制器发送一个单次传输请求。

下图展示了从串行数据到达至DMA搬运完成的完整硬件流水线：

4.2 DMA请求的触发条件与传输粒度

DMA请求并非持续有效，而是遵循严格的触发-响应-清除周期：

4.3 接收溢出（ORE）的产生机制

溢出错误（OverRun Error，ORE）是串口DMA接收中最常见且最隐蔽的错误之一。其产生条件为：

1. RXNE = 1：DR中已有数据等待DMA搬运。
2. 新帧到达：移位寄存器完成下一帧数据的采样。
3. 硬件冲突：新数据无法加载到DR（因为DR尚未被读取），导致移位寄存器中的数据被覆盖。

此时，USART_SR寄存器中的ORE标志位被硬件置位。如果ORE中断被使能（USART_CR3中的EIE位），则会触发中断；否则，错误仅体现在标志位上。

下图展示了溢出发生的时序：

4.4 溢出处理策略

针对DMA接收中的ORE错误，嵌入式系统通常采用以下三种策略：

4.5 ORE清除的软件流程

当检测到ORE标志时，正确的清除序列为：

1. 读取USART_SR寄存器：获取当前状态，确认ORE位为1。
2. 读取USART_DR寄存器：读取DR中的数据（即使已无效），此操作会硬件清除ORE标志。
3. 重新使能DMA：如果DMA通道因溢出而暂停，需重新配置DMA的CNDTR寄存器并重新使能通道。
4. 重置缓冲区指针：根据设计，可能需要丢弃当前缓冲区中的部分数据，重置写入索引。

// HAL库中ORE中断处理示例
void USART1_IRQHandler(void)
{
    uint32_t isrflags = READ_REG(huart1.Instance->SR);
    
    // 检查溢出错误
    if ((isrflags & USART_SR_ORE) != RESET)
    {
        // 步骤1：读取SR（已读取）
        // 步骤2：读取DR以清除ORE
        volatile uint32_t tmp = READ_REG(huart1.Instance->DR);
        (void)tmp;  // 防止编译器警告
        
        // 步骤3：重新启动DMA接收
        HAL_UART_AbortReceive(&huart1);
        HAL_UART_Receive_DMA(&huart1, g_dma_rx_buf, BUF_SIZE);
        
        // 步骤4：记录错误计数
        g_overflow_count++;
        
        // 可选：通知上层协议栈
        // protocol_notify_overflow();
    }
    
    // 其他中断处理...
}

4.6 乒乓操作中的溢出防护设计

在双缓冲乒乓架构中，溢出防护的核心思想是：确保DMA始终有一个空的缓冲区可供写入。具体措施包括：

• 缓冲区大小匹配：单个缓冲区容量应大于最大预期帧长，通常设置为最大帧长的2倍。
• 切换时机优化：在DMA传输完成一半（HT）和完全完成（TC）时均触发中断，实现更细粒度的切换控制。
• 看门狗计数器：在DMA传输完成中断中检查时间戳，若两次中断间隔超过阈值，则认为可能发生溢出，主动复位DMA通道。

下图展示了乒乓操作中防止溢出的缓冲区切换逻辑：