4. FIFO 深度与阈值：常见 FIFO 深度（16/32/64 字节）与触发阈值（Trigger Level）定义

FIFO（First In First Out）是 UART 硬件中用于缓冲收发数据的核心存储单元。FIFO 的深度（Depth）与触发阈值（Trigger Level）直接决定了中断响应频率、CPU 负载以及数据溢出的风险。本章将系统梳理常见 FIFO 深度规格，并详细定义触发阈值的工作原理与配置方法。

4.1 常见 FIFO 深度规格

不同厂商的 UART IP 核（如 16550、PL011、STM32 USART）在 FIFO 深度上存在差异。下表列出了嵌入式领域最常见的 FIFO 深度及其典型应用场景：

4.2 触发阈值（Trigger Level）定义

触发阈值是指 FIFO 中数据量达到某个预设值时，硬件自动向 CPU 发送中断请求的边界条件。阈值通常以“字节数”或“FIFO 容量的百分比”表示。以 16 字节 FIFO 为例，常见的触发阈值配置如下：

• 接收触发阈值（RX Trigger Level）：当接收 FIFO 中的数据字节数达到该阈值时，触发接收中断。
• 发送触发阈值（TX Trigger Level）：当发送 FIFO 中的空余空间达到该阈值时，触发发送中断（或当 FIFO 空时触发）。

下表展示了 16 字节 FIFO 下典型的触发阈值配置及其对系统行为的影响：

4.3 FIFO 深度与阈值的关系模型

下图展示了 32 字节 FIFO 在不同触发阈值下的数据流与中断触发关系：

4.4 触发阈值配置寄存器示例

以广泛使用的 16550 UART 为例，其 FIFO 控制寄存器（FCR）的位域定义如下：

// 16550 UART FIFO 控制寄存器 (FCR) 位定义
// 地址偏移: +2 (写)
#define UART_FCR_FIFO_ENABLE      (1 << 0)   // 使能 FIFO
#define UART_FCR_RX_FIFO_RESET    (1 << 1)   // 复位接收 FIFO
#define UART_FCR_TX_FIFO_RESET    (1 << 2)   // 复位发送 FIFO
#define UART_FCR_DMA_MODE_SELECT  (1 << 3)   // DMA 模式选择

// 接收触发阈值 (位 6:4)
#define UART_FCR_RX_TRIGGER_1     (0 << 4)   // 1 字节触发
#define UART_FCR_RX_TRIGGER_4     (1 << 4)   // 4 字节触发
#define UART_FCR_RX_TRIGGER_8     (2 << 4)   // 8 字节触发
#define UART_FCR_RX_TRIGGER_14    (3 << 4)   // 14 字节触发

// 配置示例：使能 FIFO，接收阈值设为 8 字节
void uart_fifo_init(void) {
    uint8_t fcr = UART_FCR_FIFO_ENABLE |
                  UART_FCR_RX_FIFO_RESET |
                  UART_FCR_TX_FIFO_RESET |
                  UART_FCR_RX_TRIGGER_8;
    *(volatile uint8_t *)(UART_BASE + 2) = fcr;
}

4.5 不同深度 FIFO 的阈值配置策略

针对不同深度的 FIFO，推荐采用以下阈值配置策略，以平衡中断频率与数据安全性：

4.6 阈值动态调整与自适应策略

在复杂嵌入式系统中，固定阈值往往无法适应所有工况。高级驱动支持动态调整触发阈值，以适应不同的数据流特征：

• 低负载模式：当系统空闲时，将 RX 阈值降低至 1 字节，确保快速响应突发数据。
• 高负载模式：当检测到连续数据流时，将 RX 阈值提升至 50% 或更高，减少中断次数。
• 自适应算法：通过统计单位时间内中断次数与 FIFO 占用率，动态计算最优阈值。

下图展示了自适应阈值调整的软件流程：

4.7 常见问题与调试方法