3. I2S 主从模式：时钟产生机制、角色定义与适用场景

在 I2S 总线中，主模式 (Master) 与 从模式 (Slave) 决定了由谁负责产生位时钟 (BCLK) 和帧时钟 (LRCK/WS)。时钟的生成方向直接决定了系统同步拓扑、硬件连线以及驱动配置策略。本节将深入分析两种模式的时钟产生机制、角色职责边界以及实际工程中的选型依据。

3.1 主模式：时钟源与主动同步

主模式设备（通常是 SoC 的 I2S 控制器或独立的音频编解码器）内部包含一个可编程的时钟分频器，从系统主时钟 (MCLK) 或 PLL 输出中分频产生 BCLK 和 LRCK。这两个时钟信号由主设备驱动输出，所有从设备必须同步接收这些时钟。

3.2 从模式：时钟接收与被动同步

从模式设备不产生任何时钟信号，其内部移位寄存器和帧同步逻辑完全依赖外部输入的 BCLK 和 LRCK。从设备必须检测到有效的时钟边沿才能进行数据移位和帧对齐。

3.3 角色定义与硬件连线

在典型的嵌入式音频系统中，主从角色的分配通常遵循以下原则：

• SoC 作为主设备，Codec 作为从设备： 最常见配置。SoC 的 I2S 控制器产生时钟，音频 Codec 被动接收。适用于 SoC 有独立时钟源且 Codec 不支持主模式的场景。
• Codec 作为主设备，SoC 作为从设备： 当 Codec 内部集成 PLL 且需要独立时钟域时使用。SoC 的 I2S 控制器必须配置为从模式，等待 Codec 提供时钟。
• 双主模式（罕见）： 两个设备各自产生时钟，必须通过外部逻辑或 PLL 同步，否则会导致时钟冲突。工程中应避免。

3.4 适用场景与选型决策

选择主模式还是从模式，取决于系统时钟架构、功耗约束和器件能力。下表总结了典型场景的推荐配置：

3.5 时钟同步的工程约束

无论主从模式如何分配，时钟同步必须满足以下约束：

1. 频率匹配： 主设备产生的 BCLK 频率必须精确等于 2 × 通道数 × 位深 × 采样率。任何偏差都会导致采样率偏移。
2. 相位对齐： LRCK 的上升沿或下降沿必须与 BCLK 的特定边沿对齐（通常为下降沿后第一个 BCLK 上升沿开始传输 MSB）。
3. 抖动容限： 从设备对时钟抖动有最大容忍值（通常为 BCLK 周期的 10%）。超过此值可能导致误码。
4. 时钟树延迟： 在多从设备系统中，时钟走线长度差异会导致 skew，应尽量等长布线或使用时钟缓冲器。

3.6 驱动配置示例：主从模式寄存器设置

以下代码展示了在 Linux 内核中配置 I2S 控制器为主模式的标准流程。注意时钟分频系数的计算和从模式下的配置差异。

/* 主模式配置示例 (基于 STM32 I2S 外设) */
void i2s_master_init(struct i2s_regs *regs, uint32_t mclk_hz, uint32_t sample_rate) {
    uint32_t bclk_hz = 2 * 2 * 16 * sample_rate;  // 立体声, 16bit
    uint32_t div = mclk_hz / bclk_hz;

    // 配置为主模式 (发送+接收)
    regs->I2SCFGR |= (0x3 << 0);  // I2SCFG = 11 (Master TX/RX)

    // 设置分频系数
    regs->I2SPR = (div & 0xFF) << 0;  // 线性分频器
    regs->I2SPR |= (0x0 << 8);        // 奇数分频关闭

    // 使能 I2S
    regs->I2SCFGR |= (1 << 1);        // I2SE = 1
}

/* 从模式配置示例 */
void i2s_slave_init(struct i2s_regs *regs) {
    // 配置为从模式 (发送+接收)
    regs->I2SCFGR |= (0x1 << 0);  // I2SCFG = 01 (Slave TX/RX)

    // 从模式不需要配置分频器
    // 时钟完全由外部主设备提供

    // 使能 I2S
    regs->I2SCFGR |= (1 << 1);    // I2SE = 1
}