3. 硬件平台介绍：常用MCU（STM32/ESP32）的GPIO中断控制器架构

在嵌入式系统中，GPIO中断是实现实时响应、降低CPU轮询负载的核心机制。不同MCU厂商的中断控制器架构存在显著差异，直接影响中断配置、优先级管理和响应延迟。本章以工业控制领域广泛使用的STM32（ARM Cortex-M内核）和物联网领域主流的ESP32（Xtensa LX6内核）为例，深入剖析其GPIO中断控制器的硬件架构与关键特性。

3.1 STM32 GPIO中断控制器架构

STM32基于ARM Cortex-M内核的NVIC（Nested Vectored Interrupt Controller，嵌套向量中断控制器）实现中断管理。GPIO外部中断通过EXTI（External Interrupt/Event Controller）模块与NVIC协同工作。

3.1.1 EXTI 线映射规则

STM32的EXTI支持最多16条外部中断线（EXTI0~EXTI15），每条中断线对应一组GPIO端口。映射规则为：同一编号的引脚共享一条EXTI线。例如，PA0、PB0、PC0均映射到EXTI0，但同一时刻只能使能其中一个端口的输入。

3.1.2 NVIC 优先级分组

STM32的NVIC支持抢占优先级和子优先级两级嵌套。通过SCB->AIRCR寄存器设置优先级分组，决定抢占优先级和子优先级的位数分配。GPIO中断的优先级配置直接影响系统实时性，高优先级中断可以打断低优先级中断的执行。

// STM32 GPIO中断优先级配置示例（HAL库）
HAL_NVIC_SetPriority(EXTI0_IRQn, 2, 0);  // 抢占优先级=2，子优先级=0
HAL_NVIC_EnableIRQ(EXTI0_IRQn);          // 使能中断

// 中断服务函数
void EXTI0_IRQHandler(void)
{
    if(__HAL_GPIO_EXTI_GET_IT(GPIO_PIN_0) != RESET)
    {
        // 处理中断事件
        __HAL_GPIO_EXTI_CLEAR_IT(GPIO_PIN_0);  // 清除挂起位
    }
}

3.2 ESP32 GPIO中断控制器架构

ESP32使用Xtensa LX6双核处理器，其中断控制器与STM32有本质区别。ESP32的GPIO中断通过GPIO矩阵（GPIO Matrix）和中断协处理器（Interrupt Co-processor）实现灵活的信号路由和低延迟响应。

3.2.1 GPIO 矩阵与中断路由

ESP32的GPIO矩阵是一个可编程交叉开关，允许将任意GPIO引脚的中断信号路由到CPU0或CPU1。每个引脚有独立的中断类型寄存器，支持以下触发模式：

• GPIO_INTR_DISABLE：禁用中断
• GPIO_INTR_POSEDGE：上升沿触发
• GPIO_INTR_NEGEDGE：下降沿触发
• GPIO_INTR_ANYEDGE：双边沿触发
• GPIO_INTR_LOW_LEVEL：低电平触发
• GPIO_INTR_HIGH_LEVEL：高电平触发

// ESP32 GPIO中断配置示例（ESP-IDF）
gpio_config_t io_conf = {
    .pin_bit_mask = (1ULL << GPIO_NUM_0),
    .mode = GPIO_MODE_INPUT,
    .pull_up_en = GPIO_PULLUP_ENABLE,
    .intr_type = GPIO_INTR_POSEDGE   // 上升沿触发
};
gpio_config(&io_conf);

// 安装中断服务
gpio_install_isr_service(ESP_INTR_FLAG_LEVEL1);
gpio_isr_handler_add(GPIO_NUM_0, gpio_isr_handler, (void*) GPIO_NUM_0);

// 中断服务函数
static void IRAM_ATTR gpio_isr_handler(void* arg)
{
    uint32_t gpio_num = (uint32_t) arg;
    // 处理中断，注意ISR中应避免长时间操作
    // 使用队列或标志通知任务处理
}

3.2.2 双核中断分配策略

ESP32的双核架构允许将中断分配到不同的CPU核，实现负载均衡。在gpio_install_isr_service()中可以通过ESP_INTR_FLAG_LEVEL标志指定中断优先级和CPU目标。通常将时间敏感的中断（如传感器采样）分配到CPU0，将通信协议处理中断分配到CPU1。

3.3 架构对比与选型建议

两种MCU的GPIO中断控制器各有优劣，选择时需根据应用场景权衡：