3. ADC 关键参数：输入电压范围、参考电压、转换时间、采样保持时间、建立时间
ADC 的选型与驱动调试，本质上是围绕一组核心电气参数展开的权衡与验证。本章将深入剖析五个最关键的参数：输入电压范围、参考电压、转换时间、采样保持时间以及建立时间。理解这些参数的内在联系，是正确配置 ADC 寄存器、设计前端调理电路以及分析采样波形失真的前提。
调试提示： 在排查采样值“削顶”、“跳变”或“非线性”时，首先应检查输入电压范围与参考电压的匹配关系；而遇到“数据抖动”或“通道串扰”，则需优先审视采样保持时间与建立时间是否充足。
3.1 输入电压范围 (Input Voltage Range)
输入电压范围定义了 ADC 能够正确量化的模拟信号幅度区间。对于单端输入，通常表示为 0 V 至 VREF；对于差分输入，则表示为 -VREF 至 +VREF。超出此范围的信号将导致输出代码饱和（削顶）或损坏 ADC 输入级。
| 输入类型 | 典型范围 | 适用场景 |
|---|---|---|
| 单端 (Single-Ended) | 0 ~ VREF | 传感器输出、电位器分压 |
| 差分 (Differential) | -VREF ~ +VREF | 桥式传感器、音频信号 |
| 伪差分 (Pseudo-Differential) | VIN- ~ VIN- + VREF | 抑制共模噪声的混合场景 |
常见陷阱： 许多 MCU 的 ADC 输入引脚耐压仅为 VDD + 0.3V。若前端运放输出轨到轨且供电电压高于 MCU，必须使用电阻分压或钳位二极管保护，否则会永久损坏 ADC 单元。
3.2 参考电压 (Reference Voltage, VREF)
参考电压是 ADC 量化过程的“标尺”。它决定了 LSB（最低有效位）的物理大小：LSB = VREF / 2N，其中 N 为 ADC 分辨率。VREF 的精度和噪声直接影响整个测量系统的精度。
- 内部参考： 集成在 MCU 内部，方便但精度和温漂较差（通常 ±1% ~ ±2%），适用于对精度要求不高的场合。
- 外部参考： 使用专用参考电压芯片（如 REF3030、ADR421），提供高精度、低温漂（< 10 ppm/°C）的电压，是精密测量的首选。
- 电源参考： 直接使用 VDD 作为参考，成本最低，但电源纹波会直接耦合进测量结果，仅用于粗略监测。
关键公式： 数字输出码 = floor( VIN / VREF × 2N )。当 VIN = VREF 时，输出码为满量程（如 4095 对于 12-bit ADC）。
3.3 转换时间 (Conversion Time)
转换时间是指 ADC 从启动一次转换到输出有效数字结果所需的总时间。对于逐次逼近型（SAR）ADC，它主要由采样阶段和逐次比较阶段组成。转换时间直接决定了系统的最大采样率：最大采样率 = 1 / 转换时间。
// 典型 SAR ADC 转换时间计算示例 (12-bit, 1 MHz ADC 时钟)
// 采样周期: 3 个 ADC 时钟周期
// 比较周期: 12 个 ADC 时钟周期 (每位一个周期)
// 总转换周期: 3 + 12 = 15 个 ADC 时钟周期
// ADC 时钟周期: 1 / 1 MHz = 1 us
// 转换时间: 15 * 1 us = 15 us
// 最大采样率: 1 / 15 us ≈ 66.7 kSPS| ADC 架构 | 转换时间特点 | 典型应用 |
|---|---|---|
| SAR (逐次逼近) | 固定周期，与分辨率成正比 | 通用数据采集、电机控制 |
| Σ-Δ (Sigma-Delta) | 转换时间与过采样率成正比，通常较长 | 音频、高精度称重 |
| Flash (并行) | 极快（一个时钟周期） | 高速示波器、雷达 |
3.4 采样保持时间 (Sampling Time / Acquisition Time)
采样保持时间是 ADC 内部采样开关闭合，让采样电容充电至输入电压的时间。这段时间内，采样电容必须从外部信号源获取足够的电荷，使得电容电压与输入电压的误差小于 0.5 LSB。采样时间不足是导致“采样值偏小”或“通道间串扰”的常见原因。
经验法则： 采样保持时间应至少满足
tACQ ≥ 9 × RSOURCE × CSAMPLE，其中 RSOURCE 是外部信号源阻抗，CSAMPLE 是 ADC 内部采样电容。对于高阻抗信号源（如分压电阻网络），必须增加采样时间或添加缓冲器。
3.5 建立时间 (Settling Time)
建立时间通常指多路复用器（MUX）切换通道后，或信号链中运放阶跃响应后，信号稳定到最终值所需的时间。在 ADC 调试中，建立时间与采样保持时间紧密相关：建立时间必须小于采样保持时间，否则 ADC 采到的将是未稳定的“毛刺”信号。
3.6 参数间的相互制约
上述五个参数并非孤立存在，它们在系统设计中相互制约。以下表格总结了常见的权衡关系：
| 参数对 | 制约关系 | 调试影响 |
|---|---|---|
| VREF vs 输入范围 | VREF 直接决定最大可测输入电压 | VREF 过低会导致大信号削顶 |
| 转换时间 vs 采样率 | 转换时间越短，最大采样率越高 | 转换时间不足会丢失数据 |
| 采样时间 vs 源阻抗 | 源阻抗越大，所需采样时间越长 | 采样时间不足导致采样值偏小 |
| 建立时间 vs MUX 切换 | 通道切换后需等待建立时间再采样 | 建立时间不足导致通道串扰 |
调试实战提醒： 在 DMA 传输模式下，ADC 的采样时序由硬件自动控制。如果配置了错误的采样周期（例如使用默认值），而外部信号源阻抗较高，DMA 缓冲区中将会出现连续偏小的采样值。此时应使用示波器测量 ADC 输入引脚，观察采样保持期间的电压跌落情况，并据此调整采样周期寄存器。