4. 波特率误差计算：误差公式推导、允许误差范围、采样点偏移分析

UART 异步通信依赖收发双方约定的波特率进行数据采样。由于晶振频率偏差、分频系数取整、环境温度变化等因素，实际波特率与标称值之间必然存在误差。当误差超过接收器的容忍极限时，采样点会偏移到数据位边缘，导致帧错误或数据错位。本节从数学推导出发，量化误差来源，并给出工程中可接受的误差边界。

4.1 波特率误差公式推导

UART 发送/接收模块通常使用系统时钟 f_clk 经过分频产生位时钟。设目标波特率为 B_target，系统时钟频率为 f_clk，分频系数（通常为整数或半整数）为 DIV，则实际波特率 B_actual 为：

B_actual = f_clk / DIV

分频系数 DIV 由硬件寄存器配置，通常取最接近 f_clk / B_target 的整数或半整数值。定义波特率相对误差 δ：

δ = (B_actual - B_target) / B_target
   = (f_clk / DIV - B_target) / B_target
   = f_clk / (DIV * B_target) - 1

由于 DIV = round(f_clk / B_target) 或 floor(f_clk / B_target + 0.5)，误差 δ 可正可负。正误差表示实际波特率偏快，负误差表示偏慢。

4.2 允许误差范围的理论边界

UART 接收器在每个数据位宽度内进行多次采样（通常 16 倍过采样），并在位中间附近选取最佳采样点。误差导致采样点逐渐偏移，最坏情况发生在数据帧的 最后一个数据位（停止位之前）。

假设帧格式为 1 个起始位 + 8 个数据位 + 1 个停止位（共 10 位），接收器在每位中间采样。若发送端波特率偏快（δ > 0），则接收器采样点相对于发送端位边界逐渐前移。经过 N 位后，累计偏移量 ΔT 为：

ΔT = N * δ * T_bit

其中 T_bit = 1 / B_target 为标称位时间。为保证采样点仍落在位宽内，累计偏移必须小于半个位宽（即 0.5 * T_bit），否则采样点会落入相邻位区间。因此：

|N * δ * T_bit| < 0.5 * T_bit
⇒ |δ| < 0.5 / N

对于 10 位帧（N=10），允许误差范围为 ±5%。对于 9 位帧（N=9），允许误差范围为 ±5.56%。实际工程中还需考虑采样时钟抖动、噪声等因素，通常留有余量。

4.3 采样点偏移的累积效应

采样点偏移不是均匀分布在每一位上，而是随着位序递增而线性累积。下图展示了在 3% 正误差下，10 位帧中每个数据位的采样点偏移情况。

从图中可以看出，3% 的正误差在 10 位帧结束时累计偏移约 11.88% 位宽，远小于 50% 的失效阈值。但当误差达到 5% 时，停止位偏移将接近 50%，处于临界状态。

4.4 误差来源与实测校准方法

实际系统中，波特率误差主要来自以下三个方面：

• 晶振/时钟源精度： 常见晶振精度为 ±50ppm、±100ppm，温度漂移可达 ±200ppm。对于高速 UART，这部分误差通常可忽略，但在低速率下可能成为主要误差源。
• 分频系数取整误差： 当 f_clk / B_target 不是整数时，取整操作引入误差。例如 16MHz 时钟产生 115200bps，DIV = 16e6 / 115200 ≈ 138.89，取整为 139，实际波特率 16e6 / 139 ≈ 115108bps，误差约 -0.08%。
• 过采样率选择： 部分 UART 支持 8 倍或 16 倍过采样。8 倍过采样时采样点更少，对误差容忍度更低。

4.5 误差对 DMA 环形缓冲的影响

在 DMA 环形缓冲设计中，波特率误差会导致数据帧的停止位采样错误，进而触发 帧错误（FE） 或 溢出错误（OE）。一旦发生错误，DMA 可能将错误数据写入环形缓冲，破坏缓冲区的数据连续性。

下图展示了误差导致帧错误时，DMA 环形缓冲的状态变化：

在 DMA 环形缓冲设计中，建议在 UART 中断服务程序中检查帧错误标志（FE），一旦发现错误，立即丢弃当前数据并重置 DMA 指针，避免错误数据污染缓冲池。